| 配分額 *注記 |
11,800千円 (直接経費: 11,800千円)
2001年度: 3,000千円 (直接経費: 3,000千円)
2000年度: 3,500千円 (直接経費: 3,500千円)
1999年度: 5,300千円 (直接経費: 5,300千円)
|
|---|
| 研究概要 |
現在のマルチメディア信号処理技術においては,用途に応じたASICの開発が重要である.しかし,ASICの開発には,膨大なコストと開発期間が要求され,設計仕様の変更に対する柔軟性に欠けるという問題があった.これに対して,FPGA (Field-Programmable Gate Array)のように,ハードウェア構成を柔軟にプログラム可能なデバイスが注目されているが,ASICと比較して十分な性能が達成できなかった.本研究では,冗長算術演算アルゴリズムに基づいてFPGAのような柔軟性とともにASICに近い高性能を達成する信号処理用FPGA「コンフィギャラブルシグナルプロセッサ」の技術基盤を確立した.
1.10〜100MHz程度のサンプリング周波数を有する高速FIRフィルタを応用として取り上げ,これをマッピング可能なコンフィギャラブルシグナルプロセッサを設計・試作した.本プロセッサは多数のSW数加算器を搭載し,最大11次のFIRフィルタをマッピング可能である.最新のCMOS技術を使用した場合,QAM通信の変調・復調器,ディジタルTVのフォーマット変換器などの応用に適用可能であるとの見通しを得た.
2.5レベルの双方向電流信号を用いる多値集積回路技術を考案し,これに基づく新しいコンフィギャラブルシグナルプロセッサを設計・試作した.2値論理による試作と比較して,回路面積を50%程度,消費電力を4%〜40%程度削減できることが明らかになった.
3.ディジタル信号処理で必須になるさまざまな冗長算術演算アルゴリズムの体系化を行った.さらに,冗長算術演算アルゴリズムに基づくシグナルプロセッサを記述・検証・合成するための新しいCAD技術を検討した.
4.FPGA技術をクリティカルな応用に適用するために,故障検出と機能回復が可能な高信頼FPGAアーキテクチャを考案した.
|
