| 研究分担者 |
林 亮子 北陸先端科学技術大学院大学, 情報科学研究科, 助手 (30303332)
山森 一人 宮崎大学, 工学部, 助教授 (50293395)
小林 広明 東北大学, 情報シナジーセンター, 教授 (40205480)
井口 寧 北陸先端科学技術大学院大学, 情報科学センター, 助手 (90293406)
|
|---|
| 配分額 *注記 |
9,700千円 (直接経費: 9,700千円)
2001年度: 3,000千円 (直接経費: 3,000千円)
2000年度: 3,300千円 (直接経費: 3,300千円)
1999年度: 3,400千円 (直接経費: 3,400千円)
|
|---|
| 研究概要 |
大規模メッシュアレイをWSIによりウェーハ上に集積し,高性能なシステムを実現するためには,欠陥PEを回避するための再構成手法が必要不可欠となる大規模集積システムにおける再構成の問題点は,個々のPEの検査,メッシュアレイの再構成,および論理アレイの実現などに膨大な時間を要するということである.これらの問題に対し,近年,再構成そのものをハードウェアとしてシステムに埋め込み,自律的に高速に再構成するという自律再構成が注目されている.本研究の目的は,ハードウェア実装による自律再構成法の実装方式を確立し,高い再構成率を実現しつつ少ないハードウェア回路量で実装することである.そこで,冗長アプローチによる格子結合型ネットワークの再構成問題に対して,スイッチの近隣のPEが持つ欠陥情報のみを用いて,スイッチ自身が状態を変更することで制御を簡略化した自律再構成(BC)アルゴリズムを提案した.このBCアルゴリズムに関してシミュレーション実験を行い,グラフ理論に基づいた再構成方式や再帰手続きによる再構成方式と同程度の高い再構成率を実現できることを示した.また,再構成率のみだけでなく再構成に必要な処理時間,再構成後の最大接続距離などの多くの項目について,再構成に必要な冗長ハードウェア量を考慮しながら総合的に評価した。それらの議論に基づいて,FPGAを用いて自律再構成(BC)アルゴリズムを実現する格子結合型ネットワークの自律再構成試作システムの設計開発を行った。FPGAを用いた自律再構成ネットワーク試作システムを用いて,ハードウェアシステムの動作確認,再構成時間,再構成ネットワーク検証および回路規模の評価を行った.その結果,格子結合プロセッサネットワークのプロセッサ故障局所情報のみを用いた自律再構成方式は,比較的少ないハードウェア回路規模で再構成が可能、再構成に要する時間の高速化も可能となることを明らかにした.
|
