• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

エネルギー回復型低消費電力プロセッサーアーキテクチャの開発

研究課題

研究課題/領域番号 11558035
研究種目

基盤研究(B)

配分区分補助金
応募区分展開研究
研究分野 計算機科学
研究機関福岡大学

研究代表者

MOSHNYAGA Vasily (VASILY.G Moshnyaga)  福岡大学, 工学部, 教授 (40243050)

研究分担者 小野寺 秀俊  京都大学, 工学研究科, 教授 (80160927)
鶴田 直之  福岡大学, 工学部, 助教授 (60227478)
末次 正  福岡大学, 工学部, 助教授 (60279255)
研究期間 (年度) 1999 – 2001
研究課題ステータス 完了 (2001年度)
配分額 *注記
7,900千円 (直接経費: 7,900千円)
2001年度: 2,400千円 (直接経費: 2,400千円)
2000年度: 2,000千円 (直接経費: 2,000千円)
1999年度: 3,500千円 (直接経費: 3,500千円)
キーワードプロセッサ / アーキテクチャ / 低消費電力 / エネルギー回復 / 設計手法 / 断熱回路 / 回路設計 / 集積回路 / 論理合成 / 動画像圧縮 / 動き補償 / プロセッサアレー
研究概要

本研究では、携帯機器向け、エネルギー回復型低消費電力プロセッサーアーキテクチャ及び設計手法を開発した。また、プロセッサ全体の消費エネルギーを削減するため、命令発行メモリ、キャッシュ・メモリ、レジスタ・ファイル、演算装置など様々なプロセッサ構成要素における低消費エネルギー化技術を開発した。さらに、実験的な評価を行うため、試作LSIの設計、製造を行った。
本研究の成果を以下にまとめる。
1.命令再利用に基づくキャッシュ・アーキテクチャの開発。ここでは、命令キャッシュに着目し、過去のタグ比較結果を再利用して参照データ検索における無駄なアクセスを回避することで,応用プログラムの負荷に応じて必要最小限のエネルギーで計算を実行する技術を開発し、それを実現するためのキャッシュ・アーキテクチャを提案した。
2.データ再利用に基づくプロセッサデータ・パスの最適化手法の開発。ここでは、レジスタ・ファイル・アクセスにおける書込み/読出しデータを再利用するためのアーキテクチャを提案し、その最適化手法を開発した。本手法によりレジスタ・ファイルへのアクセス数を3分の1程度に削減し、低消費エネルギー化を達成できる。さらに、データの符号化や入出力の順序などを制御することにより、演算性能を維持したまま、命令ROMや算術論演算器、乗算器、専用レジスタ群などのエネルギーを大幅に削減する手法を開発した。
3.可変電源電圧によるメモリシステムの低消費電力化手法の開発。ここでは、メモリの遅延時間とプロセッサの電源電圧との関係を利用して、命令発行メモリとキャッシュ・メモリの低消費エネルギー化を目的した、二電源電圧による消費エネルギー削減技術を提案し、命令発行メモリならびにキャッシュの構成最適化手法を開発した。
4.プロセッサーチップ試作品の開発と設計。ここでは、充電断熱回路とパワークロックの回路設計技術を研究し、断熱回路設計方式による、エネルギー回復型RISCプロセッサのデータ・パス試作回路の設計開発を行った。VDECの試作サービスを利用した実験回路により、提案手法の有効性を確認した。

報告書

(4件)
  • 2001 実績報告書   研究成果報告書概要
  • 2000 実績報告書
  • 1999 実績報告書
  • 研究成果

    (55件)

すべて その他

すべて 文献書誌 (55件)

  • [文献書誌] V.G.Moshnyaga: "Issue Queue Energy Reduction Through Dynamic Voltage Scaling"IEICE Transactions on Electronics. E85-C(2). 272-278 (2002)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] K.Inoue, V.G.Moshnyaga, K.Murakami: "Trends in High-Performance, Low-Power Cache Memory"IEICE Transactions on Electronics. E85-C (2). 304-314 (2002)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] K.Inoue, V.G.Moshnyaga, K.Murakami: "Omitting Cache Look-Up for High-Performance, Low-Power"IEICE Transactions on Electronics. E85-C(2). 279-287 (2002)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V.G.Moshnyaga, H.Tsuji: "Reducing Cache Energy Dissipation through Dual-Voltage Supply"IEICE Transactions on Fundamentals in Electronics, Communications and Computer Science. E84-A(11). 2762-2768 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V.G.Moshnyaga: "Reducing Switching Activity of Subtraction via Variable Truncation of the Most Significant Bits"Journal of VLSI Signal Processing Systems. (accepted for publication). (2002)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] K.Inoue, V.G.Moshnyaga, K.Murakami: "Dynamic Tag-Check Omission : A Low Power Instruction Cache Architecture Exploiting Execution Footprints"Workshop on Power-Aware Computer Systems, (in Int.Symposium on High-Performance Computer Architecture). 15-22 (2002)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V.G.Moshnyaga: "Energy Reduction in Queues and Stacks by Adaptive Bit-width Compression"ACM/IEEE International Symposium on Low-Power Electronic Design (ISLPED'2001). 22-27 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V.G.Moshnyaga: "Cache Energy Reduction by Dual Voltage Supply"IEEE International Symposium on Circuits and Systems(ISCAS-2001). Vol.4. 922-925 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V.G.Moshnyaga: "Reducing Energy Dissipation of Complexity Adaptive Issue Queue by Dual Voltage Supply"Workshop on Complexity-Effective Design (International. Symposium on Computer Architecture). 23-30 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V.G.Moshnyaga: "Techniques for low energy processor architecture design"5th World Multi-conference on Systemics, Cybernetics and Informatics (SCI-2001). 45-52 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] J.Tanaka, H.Shin-ei, V.G.Moshnyaga: "An Experimental Comparison of Adiabatic Logic Styles"IEEE International Conference on Circuits and Systems (SCS'2001). 161-164 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V.G.Moshnyaga: "Reducing switching activity of subtraction via bit truncation"IEEE International Conference on Circuits and Systems(SCS'2001). 165-168 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V.G.Moshnyaga, K.Inoue, Y.Yamamoto: "Reducing Activity of Multiplier-Accumulator Through Dynamic Operand Transformation"International Technical Conference on Circuits, Systems, Computers and Communications (ITCCSCC-2001). 143-146 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V.G.Moshnyaga: "Reducing cache energy through dual voltage supply"Asia-South Pacific Design Automation Conference (ASP-DAC'2001). 302-305 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] 井上弘士, モシニャガワシリー, 村上和彰: "実行頻度の偏りを利用した命令ROMの低消費エネルギー化手法"第15回 回路とシステム(軽井沢)ワークショップ. (2002)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V.G.Moshnyaga: "Reducing Power Consumption of Video Memory Through Adaptive Bit-Width Compression"第14回 回路とシステム(軽井沢)ワークショップ. 549-554 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] 辻 寛司, モシニャガ ワシリー: "2電源電圧によるキャッシュメモリの消費電力の最適化手法"第13回 回路とシステム(軽井沢)ワークショップ. 15-22 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V. Moshinyaga: "lssue Queue Energy Reduction Through Dynamic l lEICE Trans. on Fundamentals Voltage Scaling"IEICE Trans. On Fundamentals in Electronics. @E85-C, +2. 272-278 (2002)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] K. Inoue, V. Moshnyaga, K. Murakami: "Omitting Cache~Look-Up I IEICE Trans. on Fundamentals for High-Performaiice, Low-Power"IEICE Trans. On Fundamentals in Electronics. @E85-C, +2. 279-287 (2002)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] K. Inoue, V. Moshnyaga, K. Murakami,: "Trends in High- Performance. Low-Power Cache Memory"IEICE Trans. On Fundamentals in Electronics. @E85-C, +2. 304-314 (2002)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V. Moshnyaga, H. Tsuji,: "Reducing Cache Energy Dissipation IEICE Trans. on Fundamen- through Dual-Voltage Supply"IEICE Trans. On Fundamentals in Electronics. @E84-A, +11. 2762-2768 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V. Moshnyaga: "lleducing Switching Activity of Subtraction via Variable Truncation of the Most Significant Bits"accepted for publication in Journal of VLSI Signal Processing. (2002)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V. Moshnyaga,: "Energy Reduction in Queues and Stacks by Adaptive Bit-width Compression"Proceedings of ACM/IEEE Int. Symp. On Low-Power Electronic Dsign. 22-27 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V. Moshnyaga,: "Reducmg Cache Energy through Dual Voltage Supply"Proceedings of Asia South Pacific Design Automation Conf.. 302-305 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V. Moshnyaga,: "Techniques for Low Energy Processor Architecture Design"Proceedings of 5th World MultiConf. On Systemics, Cybernetics and Informatics. 48-55 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] J. Tanaka, H. Shin-ei, V. Moshnyaga: "An Experimental Comparison of Adiabatic Logic Styles"Proceedings of the IEEE Int. Conf. on Circuits and Systems. 161-164 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V. Moshnyaga: "Reducing switching activity of subtraction via bit truncation"Proceedings of the IEEE Int. Conf. on Circuits and Systems. 165-168 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V. Moshnyaga: "keducing Energy Dissipation of Complexity Adaptive Issue Queue by Dual Voltage Supply"Proceedings of Workshop on Complexity-Effective Design. (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V. Moshnyaga, K. Inoue, and Y. Yamamoto: "Reducing Activity of Multiplier-Accumulator through Dynamic Operand Transformation"Proceedings of the Int. Tech. Conf. on Circuits, Systems, Computers and Communications. 143-146 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V. Moshnyaga: "Cache Energy Reduction by Dual Voltage Supply"Proceedings of the IEEE Int. Symp. On Circuits and Systems.. @4. 922-925 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] K. Inoue, V. Moshnyaga, K. Murakami,: "Dynamic Tag-Check Omission : A Low Power Instruction Cache Architecture Exploiting Execution Footprints"Proc. Of Workshop on PowerAware Computer System, Int. Symp. On High-Performance Computeer Architecture. 15-22 (2002)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] V.G.Moshnyaga: "Issue Queue Energy Reduction Through Dynamic Voltage Scaling"IEICE Transactions on Electronics. E85-C(2). 272-278 (2002)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] K.Inoue, V.G.Moshnyaga, K.Murakami: "Trends in High-Performance, Low-Power Cache Memory"IEICE Transactions on Electronics. E85-C(2). 304-314 (2002)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] K.Inoue, V.G.Moshnyaga, K.Murakami: "Omitting Cache Look-Up for High-Performance, Low-Power"IEICE Transactions on Electronics. E85-C(2). 279-2887 (2002)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] V.G.Moshnyaga, H.Tsuji: "Reducing Cache Energy Dissipation through Dual-Voltage Supply"IEICE Transactions on Fundamentals in Electronics, Communications and Computer Science. E84-A(11). 2762-2768 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] V.G.Moshnyaga: "Reducing Switching Activity of Subtraction via Variable Truncation of the Most Significant Bits"Journal of VLSI Signal Processing Systems. (accepted for publication). (2002)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] K.Inoue, V.G.Moshnyaga, K.Murakami: "Dynamic Tag-Check Omission : A Low Power Instruction Cache Architecture Exploiting Execution Footprints"Workshop on Power-Aware Computer Systems, (in Int. Symposium on High-Performance Computer Architecture). 15-22 (2002)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] V.G.Moshnyaga: "Energy Reduction in Queues and Stacks by Adaptive Bit-width Compression"ACM/IEEE International Symposium on Low-Power Electronic Design (ISLPED'2001). 22-27 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] V.G.Moshnyaga: "Cache Energy Reduction by Dual Voltage Supply"IEEE International Symposium on Circuits and Systems (ISCAS-2001). Vol.4. 922-925 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] V.G.Moshnyaga: "Reducing Energy Dissipation of Complexity Adaptive Issue Queue by Dual Voltage Supply"Workshop on Complexity-Effective Design (International. Symposium on Computer Architecture). 23-30 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] V.G.Moshnyaga: "Techniques for low energy processor architecture design"5th World Multi-conference on Systemics, Cybernetics and Informatics (SCI-2001). 45-52 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] J.Tanaka, H.Shin-ei, V.G.Moshnyaga: "An Experimental Comparison of Adiabatic Logic Styles"IEEE International Conference on Circuits and Systems (SCS'2001). 161-164 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] V.G.Moshnyaga: "Reducing switching activity of subtraction via bit truncation"IEEE International Conference on Circuits and Systems (SCS'2001). 165-168 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] V.G.Moshnyaga, K.Inoue, Y.Yamamoto: "Reducing Activity of Multiplier-Accumulator Through Dynamic Operand Transformation"International Technical Conference on Circuits, Systems, Computers and Communications (ITCCSCC-2001). 143-146 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] 井上弘士, モシニャガ ワシリー, 村上和彰: "実行頻度の偏りを利用した命令ROMの低消費エネルギー化手法"第15回回路とシステム(軽井沢)ワークショップ. (2002)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] V.G.Moshnyaga: "Reducing Power Consumption of Video Memory Through Adaptive Bit-Width Compression"第14回 回路とシステム(軽井沢)ワークショップ. 549-554 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] V.Moshnyaga: "Algorithmic and Architectural Transformations for Low Energy Video Encoding"4-th World Multiconference on Systemics, Cybernetics & Informatics. Vol.4. 56-61 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] V.Moshnyaga,K.Nakasima: "An Architectural Enhancement for Reducing Background Computations in Adaptive Motion Estimation"IEEE Int.Conf.on Acoustics, Speech and Signal Processing. Vol.6. 3374-3377 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] V.Moshnyaga: "Reducing Cache Energy Through Dual Voltage Supply"Asia and South Pacific Design Automation Conference. 302-305 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 藤野健太郎,鶴田直之,モシニャガワシリー: "電子ビーム露光器における繋ぎ精度検出手法の検討"平成5回知能メカトロニクスワークショップ講演論文集. 74-78 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 辻寛司,モシニャガ・ワシリー: "2電源電圧によるキャッシュメモリの消費電力の最適化手法"13回回路とシステム(軽井沢)ワークショップ. 549-554 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] V.Moshnyaga: "Techniques for Bit-Width Truncation in Video Processing Hardware"Proceedings of Int.Workshop on Power,Timing Optimization and Simulation of Integrated Circuits. 240-248 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] V.Mosynyaga: "An MSB Truncation Scheme for Low Power Video Processors"Proceedings of IEEE Int.Symp on Circuits and Systems. Vol.4. 291-294 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 新江 裕之、V.Mosynyaga: "カルノー図を用いた断熱論理回路の設計手法"平成11年度電気関係学会九州支部連合大会論文集. 1413. 747-748 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 末次正、久保田宏一、森本貴美夫、野見山鉄一: "2重共振回路を用いたスイッチング電源の解析"電子情報通信学会電子通信エネルギー技術研究会. 29-34 (1999)

    • 関連する報告書
      1999 実績報告書

URL: 

公開日: 1999-04-01   更新日: 2021-04-07  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi