| 研究概要 |
初年度は非同期型の基本である非蓄積動作型ビジョンチップ及びその応用に関する検討を行った。まず,非蓄積動作に必要なゲインを有するフォトトランジスタ特性の評価を実施した。また,非蓄積動作を応用して,変調照明光(AC)を用い反射光のAC成分を抽出することで背景光(DC)強度に依存しない撮像が可能なビジョンチップの提案を行い,基本動作をシミュレーションにて確認した。提案したビジョンチップは,受光部,AC成分抽出回路,平均値抽出回路,感度補正回路で構成されている。ここでは強い背景光に埋もれた微弱なAC成分検出のため,受光部として高いゲインを持つダーリントン接続フォトトランジスタ(PTr)を用いた。この場合ゲインのばらつきが無視できなくなるため,ばらつきを抑える感度補正回路を導入した。これは,平均値抽出回路からの出力(注目画素との差)の絶対値に応じて,注目画素の値を周辺8画素平均値に置き換えるか否かを選択する機能を有するものである。本提案方式の回路設計を行い,その基本動作特性,特に感度補正回路の有効性の確認をシミュレーション(HSPICE)を用いて行った結果PTrゲインばらつき±50%以内で精度5%以下で補正ができることを確認した。
次年度は受光部の高性能化に関しての研究を行った。CMOSイメージセンサの受光方式であるAPS(Active Pixel Sensor)方式において,FD(Floating Diffusion)を用いて感度向上とノイズ除去を行う変調光検波方式に関する基本検討を実施した。まず標準CMOSプロセスで実現できる方式としてフォトゲート(PG)方式とフォトダイオード(PD)方式に関してTEGチップを試作した。用いたプロセスは0.35μm2層ポリ2層メタルCMOSである。5μmx5μmから30μmx30μmまでの大きさでPGとPDを試作した。またFDの大きさも1μmx1.5μmから30μmx10μmまで変化させた。チップサイズは3.5mm角である。チップの初期的な評価によりPG方式の基本特性を確認した。
|
