• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

神経系の情報コーディング処理デバイスに関する研究

研究課題

研究課題/領域番号 11650355
研究種目

基盤研究(C)

配分区分補助金
応募区分一般
研究分野 電子デバイス・機器工学
研究機関日本大学

研究代表者

関根 好文  日本大学, 理工学部, 教授 (90059965)

研究分担者 高橋 聖  日本大学, 理工学部, 助手 (10256810)
佐伯 勝敏  日本大学, 理工学部, 助手 (60256807)
研究期間 (年度) 1999 – 2001
研究課題ステータス 完了 (2001年度)
配分額 *注記
2,700千円 (直接経費: 2,700千円)
2001年度: 900千円 (直接経費: 900千円)
2000年度: 800千円 (直接経費: 800千円)
1999年度: 1,000千円 (直接経費: 1,000千円)
キーワードニューロンモデル / ニューラルネットワーク / ニューラルコーディング / アナログ回路 / パルス形 / 軸索モデル / ∧形ニューロンモデル / カオスニューロンモデル / 樹状突起モデル / Λ形ニューロンモデル / 時系列パターン識別 / ネオコグニトロン / 八木型ニューロンモデル / シミュレーション / カオス
研究概要

本研究は,脳の神経回路網の機能を実現するための情報処理原理,すなわち神経系の情報コーディングを解明し,情報コーディング処理デバイスを開発し,その情報処理原理に基づくハードウェア情報処理システムを実際に製作することを目的としており,以下のテーマについて検討を行なった。1.ニューロンレベルでのニューラルコーディングの解明。2.ニューロンモデルの開発,および,3.時系列パターン認識のためのニューラルネットワーク。
その結果,1.(1)PSPの膜電位依存性を導入した非同期カオスニューロンモデルにより,絶対不応性を有するデバイスを開発した。(雑誌論文1番目)(2)細胞体の振幅のカオス的出力パルス時系列は,軸索を伝達することで,カオスの振幅-間隔変換により,複雑な間隔時系列に変換されることを明らかにした。(雑誌論文3番目)2.(1)閾作用,無減衰・波形整形作用を有し,カオス現象も有する軸索モデルを実現した。(雑誌論文2番目)(2)パルス形ハードウェアバーストニューロンデバイスを開発した。(雑誌論文4番目)(3)ニューラルネットワークに適したパルス形ハードウェアニューロンデバイスをIC化した。(雑誌論文6,7番目)(4)IC化可能なパルス形ハードウェアバーストニューロンデバイスを提案した。(雑誌論文9番目)(5)非同期カオスニューロンデバイスをアナログ回路により実現した。(雑誌論文8番目)3.時系列識別のためのニューラルネットワークモデルを使用し,マウス脳波の識別実験を計算機シミュレーションで行った結果,時間的あるいは空間的に伸縮した波形に対して正しく識別できることを示し,結総数も少ないことからハードウェア化に適していることを明らかにした(雑誌論文5番目)。

報告書

(4件)
  • 2001 実績報告書   研究成果報告書概要
  • 2000 実績報告書
  • 1999 実績報告書
  • 研究成果

    (37件)

すべて その他

すべて 文献書誌 (37件)

  • [文献書誌] 関根好文: "PSPの膜電位依存性を導入した非同期カオスニューロンモデル"電子情報通信学会(A). Vol.J82-A, no.9. 1489-1491 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] 染谷和孝: "軸索のハードウェアモデル"電子情報通信学会(C-II). Vol.J82-C-II, no.12. 655-661 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] 染谷和孝: "軸索のカオス伝達特性"電子情報通信学会(D-II). Vol.J83-D-II, no.3. 1015-1023 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] 佐伯勝敏: "パルス形ハードウェアバーストニューロンモデル"電子情報通信学会(C). Vol.J83-C, no.3. 213-219 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] 高橋 聖: "時系列パターン識別モデルのハードウェア化のためのニューラルネットアーキテクチャ"電子情報通信学会論文誌(D-II). Vol.J84-D-II, no.1. 170-177 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] 関根好文: "CMOSによる八木型ハードウェアニューロンモデル"電子情報通信学会論文誌C. Vol.J84-C, no.6. 487-493 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] 関根好文: "エンハンスメント型MOSFETによる∧形ニューロンモデル"電子情報通信学会論文誌C. Vol.J84-C, no.10. 984-994 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] Jun Matsuoka: "Analog Hardware Implementation of a Mathematical Model of an Asynchronous Chaotic Neuron"IEICE Trans.Fundamentals. Vol.E85-A, no.2. 389-394 (2002)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] 佐伯勝敏: "エンハンスメント型MOSFETを用いたパルス形バーストニューロンモデル"電子情報通信学会論文誌C. Vol.J85-C, no.3. 174-180 (2002)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] 関根好文: "パルス形ハードウェアニューロンモデル"サイエンス社. 7 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] 関根好文: "非線形電子回路の解析技術とその応用"社団法人電気学会. 58 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] Katsutoshi Saeki: "Chaos in a Pulse-type Hardware Neuron Model"World Scientific Publishing Co. 19 (2002)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] Y. Sekine: "Asynchronous Chaotic Neuron Model with Effects of Membrane Potential on Post Synaptic Potential"IEICE Trans. A. Vol. J82-A, no. 9. 1489-1491 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] K. Someya: "Hardware of an Active Axon"IEICE Trans. C-II. Vol. J82-C-II, no. 12. 655-661 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] K. Someya: "Transmission Characteristics for Chaotic Pulses along an Active Axon"IEICE Trans. D-II. Vol. J82-D-II, no. 3. 1015-1023 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] K. Saeki: "Rulse-type Hardware Bursting Neuron Model"IEICE Trans. C. Vol. J83-C-II, no. 3. 213-219 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] S. Takahashi: "A Neural Net Architecture for Hardware Implemenation of Temporal Pattern Discrimination"IEICE Trans. D-II. Vol. J84-D-II, no. 1. 170-177 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] Y. Sekine: "Yagi-Type Hardware Neuron Model with CMOS"IEICE Trans. C. Vol. J84-C, no. 6. 487-493 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] Y. Sekine: "A Λ-Type Neuron Model Using Enhancement-Mode MOSFETs"IEICE Trans. C. Vol. J84-C, no. 10. 988-994 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] J. Matsuoka: "Analog Hardware Implementation of a Mathematical Model of an Asynchronous Chaotic Neuron"IEICE Trans. Fundamentals. Vol. E85-A, no. 2. 389-394 (2002)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] K. Saeki: "Pulse-type Bursting Neuron Model, Using Enhancement Mode MOSFETs"IEICE Trans. C. Vol. J85-C, no. 3. (2002)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] Y. Sekine: "Pulse-Type Hardware Neuron Model"Science-sya. (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] Y. Sekine: "Analysis Technique and Its Application of Nonlinear Electric Circuit"IEEJ. (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] K. Saeki: "Chaos in a Pulse-type Hardware Neuron Model"World Scientific Publishing Co.. (2002)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] 関根好文: "CMOSによる八木型ハードウェアニューロンモデル"電子情報通信学会論文誌C. vol.J84-C no.6. 487-493 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] 関根好文: "エンハンスメント型MOSFETによるΛ形ニューロンモデル"電子情報通信学会論文誌C. vol.J84-C no.10. 988-994 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] Jun Matsuoka: "Analog Hardware Implementation of a Mathematical Model of an Asynchronous Chaotic Neuron"IEICE Trans.Fundamentals. vol.E85-A no.2. 389-394 (2002)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] 佐伯勝敏: "エンハンスメント型MOSFETを用いたパルス形バーストニューロンモデル"電子情報通信学会論文誌C. vol.J85-C no.3. 174-180 (2002)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] Katsutoshi Saeki: "Chaos in a Pulse-type Hardware Neuron Model"World Scientific Publishing Co. 19 (2002)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] 関根好文: "CMOSによる八木型ハードウェアニューロンモデル"電子情報通信学会論文誌(C). 採録決定. (2001)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 高橋聖: "時系列パターン識別モデルのハードウェア化のためのニューラルネットアーキテクチャ"電子情報通信学会論文誌(D-II). vol.J84-D-II,no.1. 170-177 (2001)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 関根 好文: "PSPの膜電位依存性を導入した非同期カオスニューロンモデル"電子情報通信学会論文誌(A). vol.J82-A,no.9. 1489-1491 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 染谷 和孝: "軸索のハードウェアモデル"電子情報通信学会論文誌(C-II). vol.J82-C-II,no.12. 655-661 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 染谷 和孝: "軸索のカオス伝達特性"電子情報通信学会論文誌(D-II). (採録決定). (2000)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 佐伯 勝敏: "パルス形ハードウェアバーストニューロンモデル"電子情報通信学会論文誌(C). (採録決定). (2000)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 関根 好文: "パルス形ハードウェアニューロンモデル"サイエンス社. 7 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 関根 好文: "非線形電子回路の解析技術とその応用"社団法人電気学会. 58 (1999)

    • 関連する報告書
      1999 実績報告書

URL: 

公開日: 1999-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi