• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

リコンフィギャラブル・コンピュータによる知的ロボット高度化の研究

研究課題

研究課題/領域番号 11650358
研究種目

基盤研究(C)

配分区分補助金
応募区分一般
研究分野 電子デバイス・機器工学
研究機関静岡理工科大学

研究代表者

玉真 昭男  静岡理工科大学, 理工学部, 教授 (90267865)

研究分担者 益田 正  静岡理工科大学, 理工学部, 教授 (10106891)
丹羽 昌平  静岡理工科大学, 理工学部, 教授 (30023287)
研究期間 (年度) 1999 – 2001
研究課題ステータス 完了 (2001年度)
配分額 *注記
2,800千円 (直接経費: 2,800千円)
2001年度: 600千円 (直接経費: 600千円)
2000年度: 900千円 (直接経費: 900千円)
1999年度: 1,300千円 (直接経費: 1,300千円)
キーワード画像処理 / ロータリエンコーダ / 誤差計測 / FPGA / データフローマシン / 関数型言語 / RISCプロセッサ / 並列リダクション / ロータリーエンコーダ / VHDL / リコンフィギャラブル / PCIバス / ロボット
研究概要

1 リアルタイム画像処理
(1)自律移動ロボットの画像処理を高速化することを目的として、「パターンマッチングによる目標物検出」を行うリアルタイム画像処理ボードを試作した。1フレーム256×25×8bitの画像を0.49msで処理でき、画像処理の目標時間33ms以内を十分にクリアできる。
(2)3種類の輪郭抽出回路と2種類のノイズ除去回路を持つ画像処理ボードを試作した。パイプライン手法の導入、DSP内蔵FPGAを用いた演算回路の設計等により、1画像の処理時間は5.2msとなり、ソフトウェア処理(Pentium IV 2.0GHzのWindows PC)よりも2倍の高速化を達成した。
(3)PCからFPGAのコンフィギュレーションを制御することにより、本ボードを用いて動的再構成を行うことに成功した。
2 ロータリエンコーダ校正システム用誤差測定回路
(1)本誤差測定回路をVHDLを用いて設計し、10万ゲートFPGAを用いて1チップ化した。クロック周波数を50MHzから100MHzに上げた誤差計測回路ボードを用いて、従来の2倍の時間分解能を達成した。カウンタ法による誤差測定の限界周波数を5MHzから10MHzへと2倍高性能化した。
(2)これを用いて225,000点の全角度目盛の誤差を校正することが出来るシステムを開発し、角度分解能±0.001"、システム校正精度±0.02"を達成した。本校正システムは、経済産業省産業技術総合研究所に納入され、2002年4月に国家標準に認定された。
3 PRM
(1)高階関数を取り扱える関数型言語の並列リダクションを実現するマシンを、データフローマシンアーキテクチャをもとにして設計する方式を提案し、それに基づいて32ビットRISCプロセッサを開発した。
(2)10万ゲートのFPGA2個と4MビットのSRAM24個を搭載したPRMボードを開発し、PRMの正常動作を確認した。

報告書

(4件)
  • 2001 実績報告書   研究成果報告書概要
  • 2000 実績報告書
  • 1999 実績報告書
  • 研究成果

    (22件)

すべて その他

すべて 文献書誌 (22件)

  • [文献書誌] 玉真昭男: "FPGAにより1チップ化したロータリエンコーダ用高速誤差測定回路の開発"静岡理工科大学紀要. 第7巻. 117-129 (1998)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] 玉真昭男: "画像処理回路ボードの試作と動的再構成実験"静岡理工科大学紀要. 第8巻. 99-109 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] Teruo Tamama: "Design of an Error Measurement Circuit with PCI Interface for a Rotary Encoder Calibration System and its Implementation on a Field Programmable Gate Array"Automation and Test in Europe Conference, User Forum. Paris2000. 295-295 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] 玉真昭男: "データフローマシン・アーキテクチャに基づいた32ビットRISCプロセッサの設計と試作"静岡理工科大学紀要. 第9巻. 157-173 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] 国持良行: "FPGAによる並列リダクションの実現方式に関する研究"静岡理工科大学紀要. 第10巻. 131-154 (2002)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] Teruo Tamama: "Test Fabrication of a Single-Chip Error Measurement Circuit for Angular Encoders Utilizing a Field Programmable Gate Array"Bulletin of Shizuoka Institute of Sci. & Tech.. 7. 117-129 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] Teruo Tamama: "Design and Test Fabrication of an Image Processing Circuit Board and its Dynamic Reconfiguration Experiment"Bulletin of Shizuoka Institute of Sci. & Tech.. 8. 99-109 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] Teruo Tamama: "Design of an Error Measurement Circuit with PCI Interface for a Rotary Encoder Calibration System and its Implementation on a Field Programmable Gate Array"Automation and Test in Europe Conference, user Forum Paris 2000. 2. 295 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] Teruo Tamama: "Design and Test Fabrication of a 32-bit RISC Processor based on a Dataflow Machine Architecture"Bulletin of Shizuoka Institute of Sci. & Tech.. 9. 157-173 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] yoshiyiki Kunimoti, Teruo Tamama, etc.: "Study on Implementaion of a Parallel Reduction Strategy using FPGA"Bulletin of Shizuoka Institute of Sci. & Tech.. 10. 131-154 (2002)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2001 研究成果報告書概要
  • [文献書誌] 玉真昭男: "FPGAにより1チップ化したロータリーエンコーダ用高速誤差測定回路の開発"静岡理工科大学紀要. 第7巻. 117-129 (1998)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] 玉真昭男: "画像処理回路ボードの試作と動的再構成実験"静岡理工科大学紀要. 第8巻. 99-109 (1999)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] Teruo Tamama: "Design of an Error Measurement Circuit with PCI Interface for a Rotary Encoder Calibration System and its Implementation on a Field Programmable Gate Array"Automation and Test in Europe Conference, User Forum. Paris2000. 295-295 (2000)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] 玉真昭男: "データフローマシン・アーキテクチャに基づいた32ビットRISCプロセッサの設計と試作"静岡理工科大学紀要. 第9巻. 157-173 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] 国持良行: "FPGAによる並列リダクションの実現方式に関する研究"静岡理工科大学紀要. 第10巻. (2002)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] 玉真昭男: "FPGAにより1チップ化したロータリーエンコーダ用高速誤差測定回路の開発"静岡理工科大学紀要. 第7巻. 117-129 (1998)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 玉真昭男: "画像処理回路ボードの試作と動的再構成実験"静岡理工科大学紀要. 第8巻. 99-109 (1999)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] Teruo Tamama: "Design of an Error Measurement Circuit with PCI Interface for a Rotary Encoder Calibration System and its Implementation on a Field Programmable Gate Array"Automation and Test in Europe Conference,User Forum. Paris 2000. 295-295 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 玉真昭男: "データフローマシン・アーキテクチャに基づいた32ビットRISCプロセッサの設計と試作"静岡理工科大学紀要. 第9巻. (2001)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 玉真昭男: "FPGAによりIチップ化したロータリーエンコーダ用高速誤差測定回路の開発"静岡理工科大学紀要. 第7巻. 117-129 (1998)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] Teruo Tamama: "Design of an Error Measurement Circuit with PCI Interface to a Rotary Encoder Colibration System and its Implementation on a Field Programmable Gate Array"Proc.of Design , Automation and Test in Eunope. vol.3(発表予定). (2000)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 玉真昭男: "画像処理回路ボードの試作と動的再構成実験"静岡理工科大学紀要. 第8巻(発表予定). (2000)

    • 関連する報告書
      1999 実績報告書

URL: 

公開日: 1999-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi