| 研究概要 |
近年のLSIは,アナログ/デジタル混載型が多く,また,対象回路規模の肥大化により,設計システム全体を詳細に検証することは不可能に近い.それ故,最終的には,分布定数系を効率的に扱え,且つ,設計システム全体の解析を実行するために,機能ブロックの動作モデルを扱えるアナログ/デジタル混合信号シミュレータが不可欠である.このような背景から,本研究課題では,機能ブロックの動作モデルを陽的に扱うことのできるハードウエア記述言語指向型のアナログ/デジタル混合信号対応型マルチレベルシミュレータの開発を目指した.
初年度(1999年度)から二年度(2000年度)にかけては,1)FDTD法に基づく3次元形状対応型の電磁界シミュレーションの検討及びその実装
2)配線の時間領域マクロモデル合成システムの構築
を実施した.その結果,周波数領域モデルのアナログハードウエア記述言語にるモデル化とそれらを用いた時間領域シミュレーションを可能とした.
最終年度(2001年度)は,これらの研究をさらに進め,3)3次元形状対応型電磁界シミュレーションの高速化
4)3次元形状配線シミュレーションからの時間領域マクロモデルの合成システム
5)ハードウエア記述言語によるマクロモデル記述もそのシミュレーション方法
について検討した.その結果,分散処理型の3次元シミュレーションシステムのプロトタイプが構成できた.また,本シミュレーションシステムから得られる時間領域データからSPICE系シミュレータに組み込み可能なマクロモデルの合成が可能となった.さらに,ハードウエア記述言語による配線のマクロモデルの合成を可能とした.
|
