| 研究概要 |
VLSIの高速化・高集積化が進む一方で,製造したVLSIにノイズ,プロセス,電力などに起因した遅延ばらつきの問題が多く発生し,製造において生じる欠陥もタイミングに影響するものが多くなっている.本研究では,高性能VLSIに高い信頼性を確保するため,タイミングに影響する誤動作をテスト可能とする設計とテスト方式の研究を行った.タイミングに影響する誤動作の代表的なものにパス遅延故障がある.パス遅延故障に対するテスト生成において,テスト不要なパスを前もって指摘することはその効率化に重要な役割を果たす.本研究では,まず,高速にテスト不能パスを識別する手法を開発した.パス数の多い回路に対するテスト不要パスの識別には従来多大な処理時間を要していたが,提案手法は,本手法は従来手法と比較して短時間で計算でき,テスト不要なパスの判定能力はほぼ同等であることを示した.また,テストの必要性が高い,故障の生じやすいパスの集合を算出するアルゴリズムを開発し,テスト生成手法と合わせて提案した.次に,パス遅延故障のようなフリップフロップのセットアップエラーを生じる故障でなく,ホールドエラーにより生じるショートパスディレイ故障のテストについて研究した.パス遅延故障におけるパス活性化条件と比較しながら,ショートパスディレイ故障におけるパス活性化条件を考察し,テスト生成手法を提案した.更に,低速なLSIテスタを用いて高速VLSIのタイミングに影響する故障をテストするための設計とテスト方式について研究した.低速なLSIテスタを用いる場合,テストパターンデータの圧縮が重要となるが,本研究では,高いデータ圧縮率を得るためテストパターン中のドントケアを判定する技術を開発した.また,ドントケア値を含むデータの符号化アルゴリズムを考案し,実験によりその有効性を示した.
|
