| 研究課題/領域番号 |
11J01301
|
|---|
| 研究種目 |
特別研究員奨励費
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 国内 |
|---|
| 研究分野 |
システム工学
|
|---|
| 研究機関 | 早稲田大学 |
|---|
研究代表者 |
周 金佳 早稲田大学, 情報生産システム研究センター, 次席研究員
|
|---|
| 研究期間 (年度) |
2011 – 2014-03-31
|
| 研究課題ステータス |
完了 (2013年度)
|
| 配分額 *注記 |
1,900千円 (直接経費: 1,900千円)
2013年度: 600千円 (直接経費: 600千円)
2012年度: 600千円 (直接経費: 600千円)
2011年度: 700千円 (直接経費: 700千円)
|
|---|
| キーワード | 8kx4k / 動き予測 / アーキテクチャ / 8Kx4k / motion estimation / MEエンジン / DRAMトラフィック / 消費電力 |
|---|
| 研究概要 |
すでに放送サービスを開始しているフルハイビジョン(1920x1080)の4倍、16倍の超高精細動画像は、次世代の画像アプリケーションで利用されることが有望視されている。本年度の研究は、開発した動き予測エンジンと並列エンジンをもとに、8kx4k@60fpsのリアルタイムでエンコードするチップを開発した。
平成23と24年度に開発した動き予測エンジンと並列エンジンの結果を基にして、動き予測デザインを統合した。提案した方法の導入することで、開発した動き予測アーキテクチャを、ハードウエア記述言語HDLコードで記述し、FPGAプラットフォーム上で本デザインのFPGA評価を行った。FPGAはソフトウェアモデルよりはるかに速いので、多くのビデオシーケンスにたいして実験することが可能である。FPGAを利用して、シミュレーションによって設計した動き予測アーキテクチャの機能を検証した。
一方では、40nm CMOS技術で、設計を合成、配置配線し、チップの面積と消費電力をシミュレーションレベルで性能を確認した。それによって、設計したアーキテクチャが実際のASICで実装されました。試作したチップはスループット、回路規模、クロックスピード、消費電力の観点から評価を行った。
さらに、動き予測の演算量と消費電力量の削減について、得られた結果を取りまとめ、成果を国際会議と雑誌で発表しました。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
計画を合理的に策定しました。遭遇した問題が順調に解決されました。
|
| 今後の研究の推進方策 |
開発したMEエンジンと並列エンジンをもとに、他の機能(例えば、イントラ予測, CABAC等)を含めて1チップ上に実装し、8kx4kエンコーダチップを試作する。
|
