• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

次世代通信向けの超低消費電力のLDPC復号器研究開発

研究課題

研究課題/領域番号 11J03733
研究種目

特別研究員奨励費

配分区分補助金
応募区分国内
研究分野 通信・ネットワーク工学
研究機関早稲田大学

研究代表者

陳 志翔  早稲田大学, 情報生産システム研究科, 特別研究員(PD)

研究期間 (年度) 2011 – 2012
研究課題ステータス 完了 (2012年度)
配分額 *注記
1,300千円 (直接経費: 1,300千円)
2012年度: 600千円 (直接経費: 600千円)
2011年度: 700千円 (直接経費: 700千円)
キーワードLDPC decoder / Low power / VLSI / IEEE802.16e/WiMAX / IEEE802.15.3c/WPAN
研究概要

低消費電力低密度パリティ検査(LDPC)IEEE802.15.3cPHYをするためのコードデコーダLSI(WPAN)に関する研究
重要度:IEEE802.15.3cPHYをまたはWPANは、ギガビットワイヤレス通信をサポートする最先端の通信規格です。携帯端末装置用の低電力LDPCデコーダLSIが必要となります。
我々は、パリティ検査行列構造の探査に基づいて、メッセージ置換方式を提案する。結果、メッセージ・パッシング・ネットワークは、純粋な線を含まなく論理回路の実装を備えていません。従来構造と比較して、グローバルなゲート数40%の電力の35%が原因で提案アイデアの導入にそれぞれ削減されます。
この作品は第18回アジア南太平洋設計自動化会議設計競争で発表されていました。
IEEE802.16e規格におけるLDPC符号復号器LSIに関する研究(WiMAXの)
重要度:IEEE802.16e規格やWiMAXは、特にデータ転送速度の長期的に高品質な無線通信を提供する有望な無線通信規格です。しかし、WiMAXのに含まれているLDPCデコーダの高い消費電力が将来のアプリケーションのボトルネックになっている。したがって、低電力LDPCデコーダLSIの研究は間違いなく重要と有意義です。
我々は、WiMAXアプリケーションのためのビットシリアル完全に並列復号を用いた高エネルギー効率LDPCデコーダアーキテクチャを提案する。それは、事前に列の置換技術を使用して、2つの行の同時デコードを提供しています。メッセージの相互結合網の複雑さは飛躍的にビットシリアルメッセージパッシングのアイデアを導入することにより低減されます。
この作品は、2012年IEICE論文誌で発表されていました。

報告書

(2件)
  • 2012 実績報告書
  • 2011 実績報告書
  • 研究成果

    (6件)

すべて 2013 2012 2011

すべて 雑誌論文 (3件) (うち査読あり 3件) 学会発表 (3件)

  • [雑誌論文] High-performance H.264/AVC intra prediction architecture for Ultra-HD video applications2013

    • 著者名/発表者名
      Gang He, Dajiang Zhou, Wei Fei, Zhixiang Chen, Jinjia Zhou, and Satoshi Goto
    • 雑誌名

      IEEE Transactions on Very Large Scale IntegrationSystem

      巻: 99 号: 1 ページ: 1-14

    • DOI

      10.1109/tvlsi.2012.2235090

    • 関連する報告書
      2012 実績報告書
    • 査読あり
  • [雑誌論文] An 115mW 1Gbps Bit-Serial Layered LDPC Decoder for WiMAX2012

    • 著者名/発表者名
      Xiongxin Zhao, Xiao Peng, Zhixiang Chen, Dajiang Zhou and Satoshi Goto
    • 雑誌名

      IEICE Transactions. on Fundamentals : Special Section on VLSI Design and CAD Algorithms

      巻: E95-A ページ: 1745-1337

    • 関連する報告書
      2012 実績報告書
    • 査読あり
  • [雑誌論文] A 6.72-Gb/s 8pJ/bit/iteration IEEE 802.15.3c LDPC Decoder Chip2011

    • 著者名/発表者名
      Zhixiang CHEN, Xiao PENG, Xiongxin ZHAO, Leona OKAMURA, Dajiang ZHOU, Satoshi GOTO
    • 雑誌名

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      巻: E94-A 号: 12 ページ: 2587-2596

    • DOI

      10.1587/transfun.E94.A.2587

    • NAID

      10030533698

    • ISSN
      0916-8508, 1745-1337
    • 関連する報告書
      2011 実績報告書
    • 査読あり
  • [学会発表] DVB-T2 LDPC Decoder with Perfect Conflict Resolution2013

    • 著者名/発表者名
      Xiongxin ZHAO, Zhixiang CHEN, Xiao PENG, Dajiang ZHOU and Satoshi GOTO
    • 学会等名
      9^<th> International Symposium on VLSI Design, Automation and Test (VLSI-DAT 2013)
    • 発表場所
      Hsingchu, Taiwan
    • 年月日
      2013-04-23
    • 関連する報告書
      2012 実績報告書
  • [学会発表] A 6.72-Gb/s, 8pJ/bit/iteration WPAN LDPC Decoder in 65nm CMOS2013

    • 著者名/発表者名
      Zhixiang CHEN, Xiao PENG, Xiongxin ZHAO, Leona OKAMURA, Dajiang ZHOU, Satoshi GOTO
    • 学会等名
      18th Asia and South Pacific Design Automation Conference (ASP-DAC 2013)
    • 発表場所
      Yokohama, Japan
    • 年月日
      2013-01-24
    • 関連する報告書
      2012 実績報告書
  • [学会発表] A macro-layer level fully parallel layered LDPC decoder SoC for IEEE 802.15.3c application2011

    • 著者名/発表者名
      Zhixiang CHEN, Xiao PENG, Xiongxin ZHAO, Qian XIE, Leona OKAMURA, Dajiang ZHOU, Satoshi GOTO
    • 学会等名
      International Symposium on VLSI Design, Automation and Test
    • 発表場所
      Hsinchu, Taiwan
    • 年月日
      2011-04-23
    • 関連する報告書
      2011 実績報告書

URL: 

公開日: 2011-12-12   更新日: 2024-03-26  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi