ウェーハスケール光導波路結合型ダイナミックニューラルネットワークシステム

• 研究課題/領域番号: 12305024
• 研究種目: 基盤研究(A)
• 配分区分: 補助金
• 応募区分: 一般
• 研究分野: 電子デバイス・機器工学
• 研究機関: 東北大学
• 研究代表者: 小柳 光正 東北大学, 大学院・工学研究科, 教授 (60205531)
• 研究分担者: 栗野 浩之 東北大学, 大学院・工学研究科, 助教授 (70282093) ; 羽根 一博 東北大学, 大学院・工学研究科, 教授 (50164893) ; 江刺 正喜 東北大学, 未来科学技術共同研究センター, 教授 (20108468) ; 朴 起台 東北大学, 大学院・工学研究科, 助手 (50312608)
• 研究期間 (年度): 2000 – 2002
• 研究課題ステータス: 完了 (2002年度)
• 配分額: 44,190千円 (直接経費: 38,700千円、間接経費: 5,490千円); 2002年度: 7,150千円 (直接経費: 5,500千円、間接経費: 1,650千円); 2001年度: 16,640千円 (直接経費: 12,800千円、間接経費: 3,840千円); 2000年度: 20,400千円 (直接経費: 20,400千円)
• キーワード: 光導波路 / 並列処理 / ウェーハレベルインテグレーション / システム オン チップ / ウェーハ張り合わせ技術 / マイクロバンプ / 半導体技術 / LSI集積化技術 / ウエーハレベルインテグレーション / ウエーハ張り合わせ技術 / システムオンチップ

研究概要

本研究課題において我々はニューロン回路を製作したLSIを光導波路で相互接続することでニューラルネットワークにおいて重要な要素である千にも及ぶ多数のニューロン相互結合(シナプス結合)を実現し、連想や認識といった人間の持つ柔らかな情報処理のできるニューラルネットワークの試作を目指している。そのためこのシステムを実現するためにシステムの中核となる光導波路結合技術の開発1と光導波路結合システムに搭載する光ニューロン情報処理回路2の試作を進めた。
1 光導波路結合技術の開発
発光素子としてVCSELをニューロン回路を形成した3次元LSIの上に搭載するためのビームリード技術を開発した。VCSELを搭載したLSIと受光素子を形成したLSIを光導波路基板上に集積化し、動作を確認した。その結果、5段以上の受光素子でチップ間の光通信ができることを実証した。
2 光ニューロン情報処理回路の試作
上述の技術を用いてニューラルネットワークで情報処理を行うためのVCSEL駆動回路、光受信回路を搭載した記憶回路の設計、試作を行った。この回路評価の結果、30nA程度の光電流で光受信回路の良好な動作と、メモリー回路の正常な動作を確認した。さらに連想や認識といった人間の持つ柔らかな情報処理のできるシステムを実現するためのデジタル回路によるアプローチとして動的にシステムの回路構成を変更できるリコンフィギャラブル処理回路を設計、試作した。この回路では状態を保存するための大容量のメモリを内蔵しており、さらにロジックブロック間を8ビットの内部バスで接続、ロジックブロック間の高速のデータ転送を実現した。この回路の評価として画像を入力し、回路ブロックを再構成することで小さな回路規模でもエッジ抽出などのいくつかの画像処理が実現できることを確認した。

研究成果

• [文献書誌] 中村共則, 橋本啓, 沈正七, 栗野浩之, 小柳光正: "三次元集積回路を実装した光MCM技術の研究"電子情報通信学会 信学技報. 2002-08. 55-60 (2002)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] 小柳光正, 栗野浩之: "VLSIの光インターコネクション"応用物理学会 関西セミナー SFM講演会予稿集. (2002)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] Toru Hashimoto, Ki Tae Park, Hiroyuki Kurino, Mitsumasa Koyanagi: "Optical Data Transfer in Multichip Module with Optical Interconnection"Ext. Abst. of the 2001 Int. Conf. on Solid State Devices and Materials. 594-595 (2001)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] T.Morooka, T.Nakamura, H.Kurino, M.Koyanagi, et al.: "Three-Dimensional Integration of Fully Depleted SOI Devices"Ext. Abst. of the 2001 Int. Conf. on Solid State Devices and Materials. 38-39 (2001)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] M.Koyanagi, Y.Nakagawa, T.Nakamura, H.Kurino, et al.: "Neuromorphic Vision Chip Fabricated Using Three-Dimensional Integration Technology"International Solid State Circuits Conference 2001. 270-271 (2001)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] H.Kurino, Y.Nakagawa, K.W.Lee, K.T.Park, M.Koyanagi, et al.: "Smart Vision Chip Fabricated Using Three Dimensional Integration Technology"Neural Information Processing Systems 2000. 66-66 (2000)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] Tomonori NAKAMURA, Toru HASHIMOTO, Mitsumasa KOYANAGI, et al.: "Optical MCM technology for 3D LSI"Technical Report of IEICE. 2002-08. 55-60 (2002)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] Hiroyuki Kurino, Mitsumasa Koyanagi: "VLSI Optical Interconnection"The Japan Applied Physics SFM Seminar. (2002)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] Toru Hashimoto, Ki Tae Park, Hiroyuki Kurino, Mitsumasa Koyanagi: "Optical Data Transfer in Multichip Module with Optical Interconnection"Ext. Abst. of the 2001 Int. Conf. on Solid State Devices and Materials. 594-595 (2001)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] Tetsu Morooka, Tomonori Nakamura, Hiroyuki Kurino, Mitsumasa Koyanagi, et al: "Three-Dimensional Integration of Fully Developed SOI Devices"Ext. Abst. of the 2001 Int. Conf. on Solid State Devices and Materials. 38-39 (2001)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] M. Koyanagi, Y. Nakagawa, T. Nakamura, H. Kurino, et al.: "Neuromorphic Vision Chip Fabricated Using Three-Dimensional"International Solid State Circuits Conference 2001. 270-271 (2001)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] H. Kurino, Y. Nakagawa, K. W. Lee, K. T. Park, M. Koyanagi, et al.: "Smart Vision Chip Fabricated Using Three Dimensional Integration Technology"Neural Information Processing Systems. 66 (2000)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] 中村共則, 橋本啓, 沈正七, 栗野浩之, 小柳光正: "三次元集積回路を実装した光MCM技術の研究"電子情報通信学会 信学技報. 2002-08. 55-60 (2002)
• [文献書誌] 小柳光正, 栗野浩之: "VLSIの光インターコネクション"応用物理学会 関西セミナー SFM講演会予稿集. 55-55 (2002)
• [文献書誌] Hoon Choi, Hiroyuki Kurino, Mitsumasa Koyanagi, et al.: "SOI NMOSFETs with SiGe Elevated S/D and Ni Silicide"Extended Abstracts of International Workshop on Junction Technology 2002. 63-64 (2002)
• [文献書誌] Hoon Choi, Hyuckjae Oh, Hiroyuki Kurino, Mitsumasa Koyanagi, et al.: "SiGe Selective Epitaxial Growth on SOI Substrate for The Elevated Source and Drain Structure"Abstracts of International Semiconductor Technology Conference (ISTC). 55-55 (2002)
• [文献書誌] Hyuckjae Oh, Hoon Choi, Hiroyuki Kurino, Mitsumasa Koyanagi, et al.: "Ultra-Shallow Junction Formed by Laser Induced Atomic Layer Doping in Silicon on Insulator"Abstracts of International Semiconductor Technology Conference (ISTC). 66-66 (2002)
• [文献書誌] Mitsumasa Koyanagi, Yoshihiro Nakagawa, Hiroyuki kurino, et al.: "Neuromorphic Vision Chip Fabricated Using Three-Dimensional Integration Technology"Proc. of the 2001 IEEE International Solid State Circuits Conference. 270-271 (2001)
• [文献書誌] Toru Hashimoto, Ki Tae Park, Hiroyuki Kurino, Mitsumasa Koyanagi: "Optical Data Transfer in Multichip Module with Optical Interconnection"Ext. Abst. of the 2001 Int. Conf. on Solid State Devices and Materials. 594-595 (2001)
• [文献書誌] T.Morooka, T.Nakamura, H.Kurino, M.Koyanagi, et al.: "Three-Dimensional Integration of Fully Depleted SOI Devices"Ext. Abst. of the 2001 Int. Conf. on Solid State Devices and Materials. 38-39 (2001)
• [文献書誌] K-T.Park, T.Nakamura, K-W.Lee, H.Kurino, M.Koyanagi, et al.: "A WAFER-LEVEL THREE DIMENSIONAL CHIP STACKING TECHNOLOGY FOR HIGH-PERFORMANCE MICROELECTRONICS AND MEMS"Proc. of IPACK'01 The Pacific Rim/ASME Int. Electronic Packaging Technical Conference and Exhibition. (2001)
• [文献書誌] 栗野浩之, 中川源洋, 李康旭, 中村共則, 小柳光正 et al.: "三次元集積化技術を使ったビジョンチップ"社団法人 電子情報通信学会 信学技報. 101(85). 29-35 (2001)
• [文献書誌] Hiroyuki Kurino, Yoshihiro Nakagawa, Mitsumasa Koyanagi et al.: "Biologically Inspired Vision Chip with Three Dimensional Structure"IEICE Transactions on Electronics. E84-C(12). 1712-1722 (2001)
• [文献書誌] T.Hashimoto K.Kasahara,K,T,Park H.Kurino and M.Koyanagi: "Shared Memory with Optical Interconnection for Parallele Processor System"SPIE2001. (2001)
• [文献書誌] K.W.Lee,T.Nakamura,K.Sakuma H.Kurino M.Koyanagi,and et al.: "Development of Three-Dimensional Integration Technology for Highly Parallel Image-Processing Chip"Japanese Journal of Applied Physics. 39. 2473-2477 (2000)
• [文献書誌] H.Kurino,Y.Nakagawa,K.W.Lee,K.T.Park,M.Koyanagi and et al.: "Smart Vision Chip Fabricated Using Three Dimensional Integration Technology"Neural Information Processing Systems 2000. (2000)
• [文献書誌] Y.Nakagawa,K.W.Lee,H.Kurino,M.Koyanagi and et al.: "Neuromorphic Analog Circuits for Three-Dimensional Stacked Vision Chip"Proc.of 7th International Conference on Neural Information Processing. 636-641 (2000)
• [文献書誌] M.Koyanagi,Y.Nakagawa,T.Nakamura,H.Kurino and et al.: "Neuromorphic Vision Chip Fabricated Using Three-Dimensional Integration Technology"International Solid State Circuits Conference 2001. 270-271 (2001)
• [文献書誌] 小柳光正,李康旭: "3次元集積化とグローバルインテグレーション"応用物理学会シリコンテクノロジー分科会 第23回研究会. (2000)