| 研究課題/領域番号 |
12450152
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
情報通信工学
|
|---|
| 研究機関 | 京都大学 |
|---|
研究代表者 |
中村 行宏 京都大学, 情報学研究科, 教授 (60283628)
|
|---|
| 研究分担者 |
泉 知論 京都大学, 情報学研究科, 助手 (30303887)
尾上 孝雄 京都大学, 情報学研究科, 助教授 (60252590)
|
|---|
| 研究期間 (年度) |
2000 – 2001
|
| 研究課題ステータス |
完了 (2001年度)
|
| 配分額 *注記 |
7,500千円 (直接経費: 7,500千円)
2001年度: 2,400千円 (直接経費: 2,400千円)
2000年度: 5,100千円 (直接経費: 5,100千円)
|
|---|
| キーワード | 再構成可能論理デバイス / リコンフィギュラブル・ロジック / プラスティック・セル・アーキテクチャ / チップ設計・試作 / 設計・検証技術 / CAD / リコンフィギィラルブル・ロジック / リコンフィギャラブル・ロジック / プログラマブル・ロジック / 並列計算 / 回路設計 / 論理関数表現 / 動的資源割当 |
|---|
| 研究概要 |
本研究では、これまでの専用回路による高性能ではあるが固定的な処理や、CPUとメモリからなるノイマン型計算機構による柔軟ではあるが逐次的な処理とは異なる、再構成可能な布線論理による新しい高性能汎用計算機構の実現を目指す。本プロジェクトでは、処理内容に応じて自らのハードウェア構造を動的適応的に変化させる新しい超並列計算機の実現に向けて研究・開発を進め、その成果としてアーキテクチャ仕様と試作チップ、機能記述からターゲットをデバイス上に生成する自動設計環境、領域管理機構モデルが得られた。
具体的には、1)アーキテクチャの検討ならびにデバイス試作:ノイマン型計算機および並列プロセッサ、FPGA、セルラ・オートマトンや機能メモリなどの計算機構の考察から、超並列計算機構を検討し、デバイスの設計・試作を行なった。2)設計技術ならびに設計環境:当該計算機構の実用化のためには、その上に計算機能を実装するための設計方式技術、設計言語、CAD(Computer Aided Design)技術、DA(Design Automation)技術等が必要不可欠であり、機能記述からデバイスに書込むビットストリームを生成する設計環境を構築した。3)動的再構成のモデルと制御機構:動的再構成のためのハードウェア資源管理機構について検討を進めた。4)実際的なアプリケーションへの適応性検討:さらに、マルチメディア処理、通信処理等のアプリケーションへの適用の検討を進めた。
|
