| 配分額 *注記 |
5,200千円 (直接経費: 5,200千円)
2002年度: 1,000千円 (直接経費: 1,000千円)
2001年度: 2,000千円 (直接経費: 2,000千円)
2000年度: 2,200千円 (直接経費: 2,200千円)
|
|---|
| 研究概要 |
本研究では,演算回路の構造をアルゴリズムに関する知識を用いずに創発的に生成する設計手法の実現を目指して,進化的グラフ生成手法(EGG : Evolutionary Graph Generation)と呼ばれる進化的計算手法に基づく回路生成技術の可能性を検証した.
1.単一コンピュータでの実装を前提としていたEGGを並列化して,複数のプロセッサ上で動作する並列EGG処理系を開発した.
2.マスターサーバ1台とノードプロセッサ10台から構成される並列EGG用のPCクラスタを構築し,並列EGG処理系を実装した.
3.EGGシステムを基本素子の端子接続制約を設定できるシステム(端子色制約つき回路グラフを合成可能なEGGシステム)に拡張し,アナログ・ディジタル混在回路などのような異種混在ネットワークを合成可能な新しいEGGシステムを実現した.
4.開発したEGGおよび並列EGGシステムを並列型定係数乗算器,並列型定係数積和演算器,ビットシリアル加算器,ビットシリアル定係数乗算器,ビットシリアル定係数積和演算器,電流モード算術、演算回路などの設計に適用し,総合的な性能評価を行った.この結果,一般に,最大で約50ノード程度の回路グラフで記述できる回路合成問題にEGGが有用であることを見いだした.
5.「トランスマイグレーション(Transmigration)」と呼ぶ新しい進化的操作を用いることにより,EGGの合成時間が短縮できることを実証した.
今後,汎用的なEGGフレームワークを構築し,各種応用に対する設計技術を確立していくことが重要な研究課題になると考えられる.
|
