| 研究概要 |
本研究における主な実績は以下の通りである.
1.本研究では,高精度な2次元ディジタルフィルタの高速処理と低消費電力化を同時に実現できる,低次元分解に基づく分母分離形2次元状態空間ディジタルフィルタ用VLSIアーキテクチャを提案した.ここでは,高速な処理を実現するためにブロック処理の高並列性を用いた.また,より高速でかつ高稼働率な処理を実現するため,処理時間が語長のみに依存する分散演算に着目した.この演算を用いればシリアル入出力が可能となるため,効率的なデータ転送と信号線数の削減が可能となる.さらに,関数生成にROMを用いた従来の分散演算ではなく,我々が提案してきた論理ゲートによる最適関数回路に着目して,消費電力を大幅に低減した.以上の手法を用いた提案法をVLSI評価した結果,超高精細画像などの処理に極めて有効となることを明らかにした.
2.次に本研究では,適応フィルタに対して大幅なハードウェア量の削減を目的として,これまでの乗算器を用いた構成ではなく,分散演算を用いた分散演算形適応フィルタを新たに提案し,その収束速度などについて理論的解析を行った.
また,高速処理を目的として分散演算をブロックLMS適応アルゴリズムに適用した分散演算形ブロックLMS適応アルゴリズム(BDAアルゴリズム)とそのマルチメモリブロック構造(MBDAアルゴリズム)を提案し,極めて効果的なVLSIアーキテクチャを提案した.本研究ではさらに,パイプライン処理が可能な更新方法としてプライオリティ・アップデート法を新たに提案して適用を行なった.その結果,タップ数とブロック長を増加するにしたがい,従来の実現法では得ることのできない極めて高速な処理が可能となることを明らかにした.
|
