| 研究概要 |
(1)リード・マラー符号やBCH符号について,そのトレリス構造に基づいて,ACS(Add-Select-Compare)回路の時分割実現について検討した.その結果,回路規模と復号遅延について,よいトレードオフを与える結果を得た.復号器の回路全体の複数VLSIへの分割法についても検討した.一つの結果として,(64,42)リード・マラー符号の(64,40)部分符号の再帰的最尤復号器は,従来の半分程度の回路規模で,ほぼ同一の復号遅延で実現できる見通しを得た.
(2)符号の剰余類首の重み分布を求める問題について,分割統治法に基づくアルゴリズムを開発した.従来法に比べて時間計算量は少し大きくなる可能性があるが空間計算量は大幅に削減できている.(64,24),(64,30),(128,92),(128,99)拡大2元原始BCH符号,及び(64,22),(128,99)リード・マラー符号について,剰余類首の重み分布を求めることに成功した.例えば,(64,22)リード・マラー符号については空間計算量が,約4万分の1になっている.また,符号の記号順序,分割位置と計算量について検討し,例えば,リード・マラー符号の場合は,自然な記号順序で2等分することにより,空間計算量を最小にできることを示した.
(3)リードマラー符号について,硬判定多数決論理復号法と軟判定多数決論理復号法の誤り特性について詳細分析を行った.その結果,正しく復号できない場合に,受信語から比較的離れた復号結果が得られることが多いことが分かった.そこで,受信語と復号結果との距離が閾値を越えたときに限り,誤り特性のよい復号法と組み合わせる復号法を提案した.この復号法では,誤り特性を保ったまま,計算量を減らすことができる.
|
