| 研究課題/領域番号 |
12650453
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
制御工学
|
|---|
| 研究機関 | 八戸工業大学 |
|---|
研究代表者 |
苫米地 宣裕 八戸工業大学, 工学部, 教授 (70048180)
|
|---|
| 研究期間 (年度) |
2000 – 2001
|
| 研究課題ステータス |
完了 (2001年度)
|
| 配分額 *注記 |
1,800千円 (直接経費: 1,800千円)
2001年度: 700千円 (直接経費: 700千円)
2000年度: 1,100千円 (直接経費: 1,100千円)
|
|---|
| キーワード | RSA暗号 / 高速 / プロセッサ / 冗長2進数 / 剰余テーブル / 構成法 |
|---|
| 研究概要 |
1.暗号プロセッサの詳細設計
次のような特長を有するRSA暗号プロセッサの詳細設計を行った。
(1)RSA暗号処理に生ずるすべての演算を冗長2進数の形式で行う。
(2)剰余計算を、プロセッサに内蔵したハードウェアテーブルのルックアップによって行う。
設計結果、次のような知見が得られた。
(1)処理速度は、鍵の語長N=1024ビットとすると、3M(bits/s)程度である。
(2)この処理速度は、従来のRSA暗号プロセッサの処理速度の約60倍である。
(3)処理速度のオーダはO(NlogN)である。従来のプロセッサのオーダはO(N^2)である。
(4)チップ面積は、(4.3×10^5λ)×(5.63×10^5λ)である(λはレイアウト設計における基準寸法を示す)。この値は、0.5μルール(λ=0.25μmに相当する)を用いるとウエーハ規模となる。
2.プロセッサの欠陥救済構成法の検討
提案したプロセッサの歩留り改善のため、欠陥救済構成の導入を検討し、次のような手法を提案した。
(1)システムをビットスライス構成とし、1つのビットスライスを冗長化の単位ブロックにとる。
(2)冗長なブロックを非冗長なブロックの間に均一に分散する。
(3)欠陥の生じたブロックの演算機能を停止し、その機能を隣のブロックに移す。
(4)ブロックの機能を、順次、隣のブロックに移すという処置を冗長なブロックに到達するまで続ける。
本手法に基づいて、欠陥救済システム設計を行った。
3.パイプライン設計
提案してきたプロセッサにパイプライン構成を導入する検討を行い、乗算回路の部分積の計算回路を、冗長2進加算器の2進木構造とアレイ構造の組み合わせによって構成する方法を提案した。パイプラインの導入により、平文データが連続的に入力される場合の暗号処理速度が格段に向上する。また、配線遅延時間の取り扱いが適切に行われるので、タイミング設計が容易となる。現在、詳細なシステム設計を行っている。
|
