研究課題/領域番号 |
12680326
|
研究種目 |
基盤研究(C)
|
配分区分 | 補助金 |
応募区分 | 一般 |
研究分野 |
計算機科学
|
研究機関 | 筑波大学 |
研究代表者 |
山口 喜教 筑波大学, 電子・情報工学系, 教授 (00312827)
|
研究分担者 |
児玉 祐悦 独立行政法人産業技術総合研究所, グリッド研究センター, 主任研究員 (80356998)
前田 敦司 筑波大学, 電子・情報工学系, 講師 (50293139)
|
研究期間 (年度) |
2000 – 2001
|
研究課題ステータス |
完了 (2001年度)
|
配分額 *注記 |
3,600千円 (直接経費: 3,600千円)
2001年度: 1,400千円 (直接経費: 1,400千円)
2000年度: 2,200千円 (直接経費: 2,200千円)
|
キーワード | マルチスレッド / 書き換え可能デバイス / FPGA / 暗号処理 / Rijndael / 可変ハードウェア / ハードウェア / ソフトウェア協調 / ハードウェア記述言語 / 暗号化 / 並列処理 |
研究概要 |
並列計算や分散処理において、スレッドという考え方に基づいたプログラミング技法やスケジューリングなどが注目されている。このような、汎用プロセッサのコアやハードウェア化されたスレッドを用いて効率的なマルチスレッド処理を実現するためには、必要なプログラムの断片を直接FPGAなどの可変ハードウェアで実行し、マルチスレッドの実行中に埋め込むことが可能なアーキテクチャを開発する必要がある。ここでは、その基礎研究として、ソフトウェアと可変ハードウェアとの協調動作による効率化を目標とする研究を行った。 この研究では、まず、可変ハードウェアの有効性を検証するために、暗号化をとりあげ、米国政府の次期標準暗号方式に採用されたRijndaelのアルゴリズムをハードウェア記述言語で記述し、その動作速度や回路規模などの総合的な動作特性に関して評価を行った。暗号化回路のハードウェア化の実装に関しては、ハードウェア量を削減してより実用的な実装設計を行うこととし、基本的な処理の単位を32ビットとし、ハードウェアの単純化を図った。このアルゴリズムを実現する方式の1つで、低スループットの繰り返しアーキテクチャについて評価を行った。市販のFPGAをターゲットとして合成した結果、低スループットの方式にもかかわらず、実用的な処理にも対応可能であるということが確認された。 次に、汎用プロセッサとマルチスレッド的に協調動作することで高速化を実現するアーキテクチャについて研究を行い、そのソフトウェア的な記述からのハードウェア化の問題について検討した。具体的には、記述内容を限定したC言語で書かれたソースコードそのままの動作をするハードウェアを生成することを目標とし、また、組み合わせ回路のみでは実現できないループやジャンプ、変数間の依存関係などを正常に処理するために、内部状態を持つステートマシンとしてハードウェアを生成するシステムを作成し評価した。
|