ホメオティック遺伝子の概念を用いた3次元集積化FPGAの動的再構成の研究

• 研究課題/領域番号: 12838002
• 研究種目: 基盤研究(C)
• 配分区分: 補助金
• 応募区分: 一般
• 研究分野: 複合集積システム
• 研究機関: 東北大学
• 研究代表者: 栗野 浩之 東北大学, 大学院・工学研究科, 助教授 (70282093)
• 研究分担者: 洪 連基 東北大学, ベンチャー ビジネス ラボラトリー, 非常勤研究員 ; 小柳 光正 東北大学, 大学院・工学研究科, 教授 (60205531) ; HONG Young-gi Venture Business Laboratory, Tohoku Univ., Post Dr. ; 朴 起台 東北大学, 大学院・工学研究科, 助手 (50312608)
• 研究期間 (年度): 2000 – 2001
• 研究課題ステータス: 完了 (2001年度)
• 配分額: 3,700千円 (直接経費: 3,700千円); 2001年度: 800千円 (直接経費: 800千円); 2000年度: 2,900千円 (直接経費: 2,900千円)
• キーワード: 3次元集積化技術 / 実装技術 / FPGA / LSI / 画像処理 / Reconfiguration / 並列処理 / 半導体技術 / 集積回路 / 半導体 / Vision Chip / Neuromorphic System / Biologically Inspired System

研究概要

3次元集積化FPGAとはLSIを3次元的に積層し、回路の配置配線の自由度を大幅に増加させたFPGA(Field Programmable Gate Array)である。このような3次元集積化FPGAを実現するために回路設計及び通常のLSIによる試作(1)と試作のための3次元集積化プロセス技術開発(2)を行った。
(1)3次元集積化FPGAの設計と試作
まず、3次元集積化FPGAの回路構成の検討を行った。回路構成の同じFPGAを積層する場合とFPGAの機能単位ごとに別々の層に積層する場合についてプロセス、設計、性能など総合的観点から評価を行った。シミュレーションの結果などから応用に合わせた最適化が必要であることが分かった。この評価の妥当性検証のために通常LSIで設計、試作を行った。設計を行ったFPGAは高い並列性を組み込むことが可能な3次元集積回路の特性を最大限に生かすための回路構成や画像処理に特化した機能を取り込んだ。このように特化した回路を用いて、その回路構成をダイナミックに変更することで回路規模に比べ、多くの画像処理の機能が実現できることを確認した。
(2)3次元集積化プロセス技術の開発
3次元集積化FPGAを試作するためのプロセス技術開発を行った。3次元集積化のための要素技術である埋め込み配線形成技術、バンプ形成技術、薄層化技術、位置合わせ技術、基板接着技術を開発し、それらプロセスの整合性を取るために最適化を行った。これらの技術を用いて画像処理に特化した3次元集積化FPGAへの画像入力装置となる3次元集積化センサーを試作し、良好な動作結果を得た。
以上、3次元FPGAのプロセス技術確立とシミュレーションによる動作検証に成功した。

研究成果

• [文献書誌] Mitsumasa Koyanagi, Hiroyuki Kurino et al.: "Neuromorphic Vision Chip Fabricated Using Three-Dimensional Integration Technology"Proc. of the 2001 IEEE International Solid State Circuits Conference. 270-271 (2001)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] Y.Jgarashi, H.Kurino, M.Koyanagi et al.: "Filling of Tungsten into Deep Trench Using Time-Modulation CVD Method"Ext. Abst. of the 2001 Int. Conf. on Solid State Devices and Materials. 34-35 (2001)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] T.Morooka, H.Kurino M.Koyanagi et al.: "Three-Dimensional Integration of Fully Depleted 501 Devices"Ext. Abst. of the 2001 Int. Conf. on Solid State Devices and Materials. 38-39 (2001)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] H.Kurino, M.Koyanagi et al.: "A WAFER-LEVEL THREE DIMENSIONAL CHIP STACKING TECHNOLOGY FOR HIGH-PERFORMANCE MICROELECTRONICS AND MEMS"Proc. of IPACK'01 The Pacific Rim/ASME Int. Electronic Packaging Technical Conference and Exhibition. (2001)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] 栗野浩之, 中川源洋, 李康旭, 中村共則, et al.: "三次元集積化技術を使ったビジョンチップ"社団法人 電子情報通信学会 信学技報. 101(85). 29-35 (2001)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] Hiroyuki KURINO, Yoshihiro NAKAGAWA et al.: "Biologically Inspired Vision Chip with Three Dimensional Structure"IEICE Transactions on Electronics. E84-C(12). 1712-1722 (2001)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] Mitsumasa Koyanagi, Hiroyuki Kurino et al.: "Neuromorphic Vision Chip Fabricated Using Three-Dimensional Integration Technology"Proc. of the 2001 IEEE International Solid State Circuits Conference. 270-271 (2001)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] Y. Igarashi, H. Kurino, M. Koyanagi et al.: "Filling of Tungsten into Deep Trench Using Time-Modulation CVD Method"Ext. Abst. of the 2001 Int. Conf. on Solid State Devices and Materials. 34-35 (2001)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] T. Morooka, H. Kurino, M. Koyanagi and et al.: "Three-Dimensional Integration of Fully Depleted SOI Devices"Ext. Abst. of the 2001 Int. Conf. on Solid State Devices and Materials. 38-39 (2001)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] H. Kurino, M. Koyanagi and et al.: "A WAFER-LEVEL THREE DIMENSIONAL CHIP STACKING TECHNOLOGY FOR HIGH-PERFORMANCE MICROELECTRONICS AND MEMS"Proc. of IPACK'01 The Pacific Rim/ASME Int. Electronic Packaging Technical Conference and Exhibition. (CD-ROM). (2001)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] Hiroyuki Kurino, Yoshihiro Nakagawa, Kang Wook Lee, Mitsumasa Koyanagi and et al.: "Vision Chip Fabricated by using Three Dimensional Integration Technology"THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS, TECHNICAL REPORT OF IEICE. Vol. 101, No. 85. 29-35 (2001)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] Hiroyuki KURINO, Yoshihiro NAKAGAWA and et al.: "Biologically Inspired Vision Chip with Three Dimensional Structure"IEICE Transactions on Electronics. E84-C (12). 1712-1722 (2001)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] Mitsumasa Koyanagi, Yoshihiro Nakagawa, Hiroyuki Kurino et al.: "Neuromorphic Vision Chip Fabricated Using Three-Dimensional Integration Technology"Proc. of the 2001 IEEE International Solid State Circuits Conference. 270-271 (2001)
• [文献書誌] Y.Igarashi, T.Morooka, Y.Yamada, H.Kurino, M.Koyanagi et al.: "Filling of Tungsten Into Deep Trench Using Time-Modulation CVD Method"Ext. Abst. of the 2001 Int. Conf. on Solid State Devices and Materials. 34-35 (2001)
• [文献書誌] T.Morooka, T.Nakamura, H.Kurino M.Koyanagi et al.: "Three-Dimensional Integration of Fully Depleted SOI Devices"Ext. Abst. of the 2001 Int. Conf. on Solid State Devices and Materials. 38-39 (2001)
• [文献書誌] K-T Park, T.Nakamura, K-W Lee, H.Kurino, M.Koyanagi et al.: "A WAFER-LEVEL THREE DIMENSIONAL CHIP STACKING TECHNOLOGY FOR HIGH-PERFORMANCE MICROELECTRONICS AND MEMS"Proc. of IPACK'01 The Pacific Rim/ASME Int. Electronic Packaging Technical Conference and Exhibition. (2001)
• [文献書誌] 栗野浩之, 中川源洋, 李康旭, 中村共則, 小柳 光正 et al.: "三次元集積化技術を使ったビジョンチップ"社団法人 電子情報通信学会 信学技法. 101(85). 29-35 (2001)
• [文献書誌] Hiroyuki KURINO, Yoshihiro NAKAGAWA et al.: "Biologically Inspired Vision Chip with Three Dimensional Structure"IEICE Transactions on Electronics. E84-C(12). 1712-1722 (2001)
• [文献書誌] H.Kurino,Y.Nakagawa,K.W.Lee,T.Nakamura and et al.: "Smart Vision Chip Fabricated Using Three Dimensional Integration Technology"Neural Information Processing Systems 2000. (2001)
• [文献書誌] K.W.Lee,T.Nakamura,H.Kurino,and et al.: "Development of Three-Dimensional Integration Technology for Highly Parallel Image-Processing Chip"Japanese Journal of Applied.Physics. 39. 2473-2477 (2000)
• [文献書誌] M.Koyanagi,Y.Nakagawa,K.Lee,H.Kurino and et al.: "Neuromorphic Vision Chip Fabricated Using Three-Dimensional Integration Technology"International Solid State Circuits Conference 2001. (2001)
• [文献書誌] K.W.Lee,T.Nakamura,H.Kurino and et al.: "Three-Dimensional Shared Memory Fabricated Using Wafer Stacking Technology"Proc.of International Electron Devices Meeting. (2000)
• [文献書誌] Y.Nakagawa,T.Nakamura,K.W.Lee,H.Kurino and et al.: "Neuromorphic Analog Circuits for Three-Dimensional Stacked Vision Chip"Proc.of 7th Intenational Conference on Neural Information Processing. (2000)
• [文献書誌] K.W.Lee,T.Nakamura,H.Kurino and et al.: "Deep Trench Etching in SOI Wafer for Three-Dimensional LSIs"Ext.Abs.of the 2000 International Conference on Solid State Devices and Materials. 424-425 (2000)