| 研究課題/領域番号 |
12J04385
|
|---|
| 研究種目 |
特別研究員奨励費
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 国内 |
|---|
| 研究分野 |
計算機システム・ネットワーク
|
|---|
| 研究機関 | 早稲田大学 |
|---|
研究代表者 |
多和田 雅師 早稲田大学, 理工学術院, 特別研究員(DC1)
|
|---|
| 研究期間 (年度) |
2012-04-01 – 2015-03-31
|
| 研究課題ステータス |
完了 (2014年度)
|
| 配分額 *注記 |
2,700千円 (直接経費: 2,700千円)
2014年度: 900千円 (直接経費: 900千円)
2013年度: 900千円 (直接経費: 900千円)
2012年度: 900千円 (直接経費: 900千円)
|
|---|
| キーワード | キャッシュ構成シミュレーション / キャッシュメモリ / シミュレーション / キャッシュシミュレーション / トレースシミュレーション / キャッシュ最適化 |
|---|
| 研究実績の概要 |
組込みシステムではキャッシュメモリが全体の性能に大きく影響を与える。システムに対し最適なキャッシュメモリを選択するため、設計時にキャッシュメモリの大きさや構成パラメータから性能を見積もる必要がある。キャッシュメモリの性能を調べるためメモリアクセスの履歴であるトレースデータを用いてシミュレーションを行い、キャッシュヒット回数とキャッシュミス回数を数える。キャッシュヒット回数とキャッシュミス回数は遅延速度や消費エネルギーを見積もるデータとなる。すべてのパラメータ構成の中で最も良い構成を探索することをキャッシュ構成シミュレーションと呼ぶ。キャッシュ構成シミュレーションは時間がかかるのでシミュレーション高速化手法を研究する。マルチコアプロセッサではキャッシュメモリのコヒレント制御を行うため、正確なシミュレーションを行うと動作が複雑になる。マルチコアプロセッサの正確なシミュレーションとして従来のキャッシュヒット・キャッシュミスに代わり、より正確な見積もりを可能とするため，マルチコアプロセッサのキャッシュメモリにおいて起き得る状況を列挙し、これを測定すべき状況として定義した。状況が発生した回数を数え上げることがマルチコアプロセッサにおけるキャッシュ構成シミュレーションである。マルチコアプロセッサの正確なシミュレーションを実現し、キャッシュメモリの状態を同時に表現するデータ構造を用いて、従来手法に比べて5倍の高速化を達成した。
|
| 現在までの達成度 (段落) |
26年度が最終年度であるため、記入しない。
|
| 今後の研究の推進方策 |
26年度が最終年度であるため、記入しない。
|
