• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

高性能低消費電力プロセッサシステムの開発

研究課題

研究課題/領域番号 13023208
研究種目

特定領域研究

配分区分補助金
審査区分 理工系
研究機関九州大学

研究代表者

安浦 寛人  九州大学, 大学院・システム情報科学研究院, 教授 (80135540)

研究分担者 澤田 直  九州大学, 大学院・システム情報科学研究院, 助手 (70235464)
松永 裕介  九州大学, 大学院・システム情報科学研究院, 助教授 (00336059)
村上 和彰  九州大学, 大学院・システム情報科学研究院, 教授 (10200263)
井上 創造  九州大学, 大学院・システム情報科学研究院, 助手 (90346825)
研究期間 (年度) 2000 – 2002
研究課題ステータス 完了 (2003年度)
配分額 *注記
63,000千円 (直接経費: 63,000千円)
2002年度: 31,700千円 (直接経費: 31,700千円)
2001年度: 31,300千円 (直接経費: 31,300千円)
キーワード高性能低消費電力化 / データパス幅最適化 / 動的パイプライン段数制御 / 動的データバス制御 / 動的メモリアクセスビット制御 / 低消費電力プロセッサ / 可変電源電圧プロセッサ / 有効ビット幅解析 / 動的データパス幅制御 / 動的メモリアクセスビット幅制御 / システムLSI / プロセッサ / 高性能 / 低消費電力 / 特定用途向け / アーキテクチャ / 組込みシステム / 基本ソフトウェア / システム設計
研究概要

本研究では、高速化と低消費電力化を両立させるプロセッサシステムの構成要素を確立した。高速化と低消費電力化を両立させるプロセッサやメモリのアーキテクチャ、電源電圧の最適制御方式、ハードウェアとソフトウェアの協調による高速化など、ソフトウェア、アーキテクチャ、回路技術を組み合わせた高性能・低消費電力プロセッサシステムの構成技術を確立することを目的とした。本研究は、特定用途向けプロセッサシステムの設計者に、データパス幅、パイプライン段数など従来触ることができなかったパラメータを開放し、広い設計空間の中で最適なシステム設計を構築する手段を提供する試みで、各国で競争的に研究開発されているハードウェア・ソフトウェア協調設計技術の中で最も先進的な試みである。今後の特定用途向け高性能低消費電力プロセッサシステムの設計者に対して、ハードウェア構成とソフトウェア設計の双方に対する指針を与える技術としてきわめて重要であると考える。提案手法は以下のようにまとめることができる。
1)プログラム中の変数に利用される各変数が必要とするビット幅(有効ビット幅)を解析し、消費電力を最小化するようにプロセッサやメモリのデータパス幅を最適化する手法
2)命令パイプラインの段数をアプリケーションの特性に応じて動的に変化させる動的パイプライン制御方式
3)データパスの中で実質的に情報を運ばないビットのスイッチングを抑制して消費電力を削減する動的データバス制御と動的メモリアクセスビット制御

報告書

(3件)
  • 2003 研究成果報告書概要
  • 2002 実績報告書
  • 2001 実績報告書
  • 研究成果

    (24件)

すべて その他

すべて 文献書誌 (24件)

  • [文献書誌] H.Yasuura: "Towards the System LSI Design Technology"IEICE Transactions on Fundamentals of Electronics. E84-A No.1. 91-97 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] T.Okuma, T.Ishihara, H.Yasuura: "Software Energy Reduction Techniques for Variable Voltage Processors"IEEE Design & Test of Computers. 18 No.2. 31-41 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] Y.Cao, H.Yasuura: "Low-Energy Design Using Datapath Width Optimization for Embedded Processor-Based Systems"IPSJ Journal. 43 No.5. 1348-1356 (2002)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] Y.Cao, H.Yasuura: "Memory Organization for Low-Energy Processor-Based Application-Specific Systems"IEICE Trans.Electron. J83-C No.8. 1616-1624 (2002)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] T.Yamada, S.Goto, N.Takayama, Y.Matsushita, Y.Harada, H.Yasuura: "Low-Power Architecture of Digital Matched Filter for Direct-Sequence Spread-Spectrum Systems"IEICE Transactions on Electronics. E86-C No.1. 79-88 (2003)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] H.Yasuura, H.Tomiyama: "Power Optimization by Datapath Width Adjustment, In M.Pedram and J.M.Rabaey, editors, Power Aware Design Methodologies chapter7, pp.181-199"Kluwer Academic Publishers. 521 (2002)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] H.Yasuura: "Towards the System LSI Design Technology"IEICE Transactions on Fundamentals of Electronics. Vol.E84-A, No.1. 91-97 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] T.Okuma, T.Ishihara, H.Yasuura: "Software Energy Reduction Techniques for Variable Voltage Processors"IEEE Design & Test of Computers. Vol.18, No.2. 31-41 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] Y.Cao, H.Yasuura: "Low-Energy Design Using Datapath Width Optimization for Embedded Processor-Based Systems"IPSJ Journal. Vol.43, No.5. 1348-1356 (2002)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] Y.Cao, H.Yasuura: "Memory Organization for Low-Energy Processor-Based Application-Specific Systems"IEICE Transactions in Electron. Vol.J83-C, No.8. 1616-1624 (2002)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] T.Tamada, S.Goto, N.Nakayama, Y.Matsushita, Y.Harada, H.Yasuura: "Low-Power Architecture of Digital Matched Filter for Direct-Sequence Spread-Spectrum Systems"IEICE Transactions on Electronics. Vol.E86-C, No.1. 79-88 (2003)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] H.Yasuura, H.Tomiyama: "Power Optimization by Datapath Width Adjustment"In M. Pedram and J.M. Rabaey, editors, Power Aware Design Methodologies, chapter7, Kluwer Academic Publishers. 521. 181-199 (2002)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] Yun Cao, Hiroto Yasuura: "Low-Energy Design Using Datapath Width Optimization for Embedded Processor-Based Systems"IPSJ Jornal. 43・5. 1348-1359 (2002)

    • 関連する報告書
      2002 実績報告書
  • [文献書誌] Yun Cao, Hiroto Yasuura: "Memory Organization for Low-Energy Processor-Based Application-Specific Systems"IEICE Trans. Electron. J83-C・8. 1616-1624 (2002)

    • 関連する報告書
      2002 実績報告書
  • [文献書誌] 安浦寛人: "SOC時代の設計技術"応用物理. 71・9. 1113-1119 (2002)

    • 関連する報告書
      2002 実績報告書
  • [文献書誌] Yun Cao, Hiroto Yasuura: "Quality-Driven Design for Video Applications"IEICE Trans. Fundamentals of Electronics. E85-A・12. 2568-2576 (2002)

    • 関連する報告書
      2002 実績報告書
  • [文献書誌] M.Mesbah Uddin, Yun Cao, Hiroto Yasuura: "An Accelerated Datapath Width Optimization Technique for Area Reduction of Embedded Systems"Proc. of IEEE/ACM International Symposium on System Synthesis. 2002. (2002)

    • 関連する報告書
      2002 実績報告書
  • [文献書誌] Takanori Okuma, Yun Cao, Masanori Muroyama, Hiroto Yasuura: "Reducing Access Energy of On-Chip Data Memory Considering Active Data Bitwidth"Proc. of International Symposium on Low Power Electronics and Design. 2002. 88-91 (2002)

    • 関連する報告書
      2002 実績報告書
  • [文献書誌] Hiroto Yasuura, Hiroyuki Tomiyama: "Power Optimization by Datapath Width Adjustment Chapter 7 In"Power Aware Design Methodologies""Kluwer Academic Publishers. 29 (2002)

    • 関連する報告書
      2002 実績報告書
  • [文献書誌] T.Okuma, T.Ishihara, H.Yasuura: "Software Energy Reduction Techniques for Variable Voltage Processors"IEEE Design \& Test of Computers. Vol.18, No.2. 32-41 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] 室山 真徳, 石原 亨, 兵頭 章彦, 安浦 寛人: "入力信号パターンを考慮した低電力算術演算回路の設計手法"情報処理学会論文誌. 42巻・4号. 1007-1015 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] Yun Cao, Hiroto Yasuura: "A System-level Energy Minimization Approach Using Datapath Width optimization"International Symposium on Low Power Electronics and Design (ISLPED'01). 231-236 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] Takanori Okuma, Hiroto Yasuura: "Low-Energy Real-Time OS Using Voltage Scheduling Algorithm for Variable Voltage Processors"The 10th Workshop on System And System Integration of Mixed Technologies(SASIMI 2001). 340-345 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] Yun Cao, Hiroto Yasuura: "Video Quality Modeling for Quality-driven Design"The 10th Workshop on System And System Integration of Mixed Technologies(SASIMI 2001). 86-92 (2001)

    • 関連する報告書
      2001 実績報告書

URL: 

公開日: 2001-04-01   更新日: 2018-03-28  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi