研究課題/領域番号 |
13305005
|
研究種目 |
基盤研究(A)
|
配分区分 | 補助金 |
応募区分 | 一般 |
研究分野 |
表面界面物性
|
研究機関 | 名古屋大学 |
研究代表者 |
近藤 博基 (2004) 名古屋大学, 大学院・工学研究科, 助手 (50345930)
安田 幸夫 (2001-2003) 名古屋大学, 大学院・工学研究科, 教授 (60126951)
|
研究分担者 |
財満 鎭明 名古屋大学, 大学院・工学研究科, 教授 (70158947)
酒井 朗 名古屋大学, 大学院・工学研究科, 助教授 (20314031)
安田 幸夫 高知工科大学, 総合研究所, 教授 (60126951)
近藤 博基 名古屋大学, 大学院・工学研究科, 助手 (50345930)
池田 浩也 名古屋大学, 工学研究科, 助手 (00262882)
|
研究期間 (年度) |
2001 – 2004
|
研究課題ステータス |
完了 (2004年度)
|
配分額 *注記 |
56,550千円 (直接経費: 43,500千円、間接経費: 13,050千円)
2004年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円)
2003年度: 1,430千円 (直接経費: 1,100千円、間接経費: 330千円)
2002年度: 6,240千円 (直接経費: 4,800千円、間接経費: 1,440千円)
2001年度: 47,320千円 (直接経費: 36,400千円、間接経費: 10,920千円)
|
キーワード | 走査型トンネル顕微鏡 / 走査トンネル分光 / 電流検出型原子間力顕微鏡 / 極薄シリコン酸化膜 / 電荷トラップ / Metal-oxide-Semiconductor / 絶縁破壊 / MOSキャパシタ / ゲートSiO_2膜 / 高誘電率ゲート絶縁膜 / La_2O_3-Al_2O_3複合膜 / 電流スポット / ストレス誘起欠陥 / ゲート絶縁膜 / 金属酸化膜 / 高誘電率材料 / ストレス誘起リーク電流 / 走査プローブ顕微鏡 / HfO_2 / 透過電子顕微鏡 / 電気伝導特性 |
研究概要 |
走査型トンネル顕微鏡(STM)および電流検出型原子間力顕微鏡(C-AFM)を用いて、極薄シリコン酸化膜(SiO_2膜)ならびにゲートSiO_2膜の劣化現象を原子スケールまたはナノスケールで観察し、劣化機構に関して多くの知見を得た。 STM及び走査型トンネル分光法(STS)を用いた研究では、極薄SiO_2膜中での電荷トラップ現象を原子尺度で評価した。具体的には、Si(100)面に形成した極薄SiO_2膜にSTM探針を用いて電子を注入し、局所的な電子状態の変化について検討したところ、STM像にSiO_2膜中の正電荷トラップに起因する輝点が観測された。これらの正電荷トラップは、酸化前に存在する表面ダイマー欠損と密接な相関があり、酸化直後に既に存在するものと電子注入によって現れるものの2種類に区別することができる。表面の欠陥密度が異なるSi基板を用いた比較から、酸化直後のSiO_2膜中に存在する正電荷トラップの起源はクラスター化したダイマー欠損であり、電子注入によって生成される正電荷トラップの起源はSi(100)-2xl表面に存在する点欠陥であることが示唆された。注入領域と輝点密度分布の関係によると、電子注入によって現れる正電荷トラップは、STM探針から注入された電子によってSi基板で電子・正孔対が生成され、その正孔がSi/SiO_2界面のトラップサイトに捕獲されたものであると考えられる。 一方、C-AFMを用いた研究では、MOS(Metal-oxide-Semiconductor)キャパシタのゲート絶縁膜において動作時に発生する局所的な劣化を、ナノスケール観察するための一連の手法を開発した。定電流ストレスを印加したゲート酸化膜の電流像において、周囲よりも一桁以上電流値の高いナノスケールサイズのリーク電流スポットが観察された。このリークスポットは、酸化膜中のストレス誘起欠陥にトラップされた正孔に起因すると考えられる。ストレス印加したゲート酸化膜では、リークスポット以外のバックグラウンド領域にも正孔がトラップされているが、リークスポットにはより多くのホールがトラップされており、この正孔が局所的に形成する電界によってFNトンネル電流が増大し、リークスポットとなっていると考えられる。同一エリアでC-AFM観察を繰り返すと、ストレス誘起欠陥での正孔の充放電を示唆するリーク電流の増減が見られたが、リークスポットとバックグラウンド領域では異なる傾向が見られ、これらの領域では欠陥構造が異なることが考えられる。また、高電界でC-AFM観察すると、リークスポットでは優先的に絶縁破壊が発生することがわかった。 以上、本研究の成果は、従来のMOSデバイス特性から得られる平均的情報の考察では得られないものばかりである。今後、デバイスサイズがナノスケール領域に入っている次世代ULSIデバイスの研究開発においては、走査プローブ顕微鏡を用いたゲート絶縁膜の性能、信頼性評価は必須のものと考えられる。
|