ハードウェア構成を動的に最適化する「ハードウェア・モーフィング」技術の開発

• 研究課題/領域番号: 13308015
• 研究種目: 基盤研究(A)
• 配分区分: 補助金
• 応募区分: 一般
• 研究分野: 計算機科学
• 研究機関: 九州大学
• 研究代表者: 村上 和彰 九州大学, 大学院・システム情報科学研究院, 教授 (10200263)
• 研究分担者: 松永 裕介 九州大学, 大学院・システム情報科学研究院, 助教授 (00336059) ; 福田 晃 九州大学, 大学院・システム情報科学研究院, 教授 (80165282) ; 安浦 寛人 九州大学, 大学院・システム情報科学研究院, 教授 (80135540) ; 井上 創造 九州大学, 大学院・システム情報科学研究院, 助手 (90346825) ; 岩井原 瑞穂 京都大学, 大学院・情報学研究科, 助教授 (40253538) ; 冨山 宏之 (財)九州システム情報技術研究所, 第1研究室, 研究員 ; 富山 宏之 (財)九州システム情報技術研究所, 第1研究室, 研究員 ; 澤田 直 九州大学, 大学院・システム情報科学研究院, 助手 (70235464)
• 研究期間 (年度): 2001 – 2003
• 研究課題ステータス: 完了 (2003年度)
• 配分額: 51,740千円 (直接経費: 39,800千円、間接経費: 11,940千円); 2003年度: 6,110千円 (直接経費: 4,700千円、間接経費: 1,410千円); 2002年度: 19,630千円 (直接経費: 15,100千円、間接経費: 4,530千円); 2001年度: 26,000千円 (直接経費: 20,000千円、間接経費: 6,000千円)
• キーワード: システムLSI / 動的最適化 / 計算機アーキテクチャ / プロファイリング / 低消費電力化 / 最適化コンパイラ / 適応制御 / 回路設計

研究概要

本研究では,(1)大規模化の一途を辿る「システムLSI(SOC : System-On-a-Chip)」の設計最適化手法,ならびに,(2)問題が顕在化しつつある「設計危機(システム規模の増加率と設計生産性の向上率との乖離)」への対処法の1つとして,システムLSIのハードウェアおよびその上で実行されるプログラム自身を当該プログラム実行時に動的に再構成・最適化する『システム・モーフィング(SysteMorph : System Morphing)』技術」を開発した。主に以下の研究を遂行した。
1.オンライン・プロファイリング技術の開発・評価:プログラムの動的振舞いを観測して,各種のホットスポット(たとえば,頻繁にアクセスされるプログラムコード部分やデータ部分,頻繁に実行されるプログラムの実行パス,等)を当該プログラム実行中に検出かつ予測するオンライン・プロファイリング技術を開発した。さらに,IP FLEX社の動的再構成可能ハードウェア搭載プロセッサDAP/DNAを対象にオンライン・プロファイラの実装を行い、その精度およびオーバヘッドを評価した。
2.動的ソフトウェア・パイプライニング技術の開発・評価:上記1で検出したホットパス中のループに対して,(本来はコンパイラ最適化技術の1つである)ソフトウェア・パイプライニングを動的に施す技術を開発した。さらに,VLIW(超長形式機械命令)エンジンをコプロセッサとして有するハイパースカラ・プロセッサを対象に同技術を実装し、得られる性能向上度および性能オーバヘッドを評価した。
3.ハードウェア構成情報のオンライン生成技術の開発・評価:上記1で検出したホットパスをDAP/DNAの再構成可能ハードウェア部(DNA)に論理回路として動的にオフロードすることを目的として,DNAのハードウェア構成情報を動的,かつ,対象プログラムの実行と並行して(オンラインで)生成する技術を開発し、実装および性能評価を行った。

研究成果

• [文献書誌] H.Akaboshi et al.: "Case Study : Mapping Telecommunication Functions to Fine Grain Multiprocessor System (FPSA)"Proc.of International Symposium on Low-Power and High-Speed Chips (COOL Chips IV). 345 (2001)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] T.Okuma et al.: "A System-level Energy Minimization Approach Using Datapath Width Optimization"IEEE Design & Test of Computers. 18・2. 32-41 (2001)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] Y.Cao et al.: "Software Energy Reduction Techniques for Variable Voltage Processors"Proc.of International Symposium on Low Power Electronics and Design (ISLPED'01). 231-236 (2001)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] K.Inoue et al.: "Dynamic Tag-Check Omission : A Low-Power Instruction Cache Architecture Exploiting Execution Footprints"Proc.of Workshop on Power Aware Computer Systems (PACS'02). 15-21 (2001)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] K.Inoue et al.: "Omitting Cache Look-Up for High-Performance, Low-Power Microprocessors"IEICE Transactions on Electronics. E85-C(2). 279-287 (2002)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] K.Inoue et al.: "Trends in High-Performance, Low-Power Cache Memory Architectures"IEICE Transactions on Electronics. E85-C(2). 304-314 (2002)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] K.Inoue et al.: "A History-Based I-Cashe for Low-Energy Multimedia Applications"Proc.of International Symposium on Low Power Electronics and Design (ISLPED'02). 148-153 (2002)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] K.Inoue et al.: "A Low Energy Set-Associative I-Cashe with Extended BTB"Proc.of International Conference on Computer Design (ICCD'02). 187-192 (2002)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] K.Inoue et al.: "Instruction Encoding for Reducing Power Consumption of I-ROMs Based on Execution Locality"IEICE Trans.FUNDAMENTALS. 86-A(4). 799-805 (2003)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] V.Goulart et al.: "Dynamic Effective Precision Matching Computation"Proc.The 11th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2003). 230-237 (2003)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] T.Hayashida et al.: "Evaluating Online Hot Instruction Sequence Profilers for Dynamically Reconfigurable Functional Units"IEICE Trans.Information and Systems. E86-D(5). 901-909 (2003)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] K.Metsugi et al.: "Relaxing Constraints due to Data and Control Dependences"IEICE Trans.Information and Systems. E86-D(5). 920-928 (2003)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] T.Hayashida et al.: "Evaluating Online Hot Instruction Sequence Profiler Using Jumble-Counting Method"Proc.International Symposium on Information Science and Electrical Engineering 2003 (ISEE2003). 55-58 (2002)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] H.Akaboshi et al.: "Case Study : Mapping Telecommunication Functions to Fine Grain Multiprocessor System(FPSA)"Proc.of International Symposium on Low-Power and High-Speed Chips(COOL Chips IV). 345 (2001)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] T.Okuma et al.: "Software Energy Reduction Techniques for Variable Voltage Processors"IEEE Design & Test of Computers. 18(2). 32-41 (2001)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] Y.Cap et al.: "A System-level Energy Minimization Approach Using Datapath Width Optimization"Proc.of International Symposium on Low Power Electronics and Design (ISLPED'01). 231-236 (2001)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] K.Inoue, et al.: "Dynamic Tag-Check Omission : A Low-Power Instruction Cache Architecture Exploiting Execution Footprints"Proc.of Workshop on Power Aware Computer Systems(PACS'02). 15-22 (2001)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] K.Inoue, et al.: "Omitting Cache Look-Up for High-Performance, Low-Power Microprocessors"IEICE Transactions on Electronics. 279-287 (2002)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] K.Inoue, et al.: "Trends in High-Performance, Low-Power Cache Memory Architectures"IEICE Transactions on Electronics. 304-314 (2002)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] K.Inoue, et al.: "A History-Based I-Cashe for Low-Energy Multimedia Applications"Proc.of International Symposium on Low Power Electronics and Design (ISLPED'02). 148-153 (2002)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] K.Inoue, et al.: "A Low Energy Set-Associative I-Cashe with Extended BTB"Proc.of International Conference on Computer Design(ICCD'02). 187-192 (2002)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] K.Inoue, et al.: "Instruction Encoding for Reducing Power Consumption of I-ROMs Based on Execution Locality"IEICE Trans.FUNDAMENTALS. 86-A(4). 799-805 (2003)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] V.Goulart, et al.: "Dynamic Effective Precision Matching Computation"Proc.The 11th Workshop on Synthesis And System Integration of Mixed Information technologies(SASIMI 2003). 230-237 (2003)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] T.Hayashida, et al.: "Evaluating Online Hot Instruction Sequence Profilers for Dynamically Reconfigurable Functional Units"IEICE Trans.Information and Systems. E86-D(5). 901-909 (2003)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] K.Metsugi, et al.: "Relaxing Constraints due to Data and Control Dependences"IEICE Trans.Information and Systems. E86-D(5). 920-928 (2003)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] T.Hayashida, et al.: "Evaluating Online Hot Instruction Sequence Profiler Using Jumble-Counting Method"Proc.International Symposium on Information Science and Electrical Engineering 2003(ISEE2003). 55-58 (2003)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] Koji Inoue et al.: "Instruction Encoding for Reducing Power Consumption of I-ROMs Based on Execution Locality"IEICE TRANS.FUNDAMENTALS. 86-A・4. 799-805 (2003)
• [文献書誌] Victor Goulart et al.: "Dynamic Effective Precision Matching Computation"Proc.The 11th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2003). 230-237 (2003)
• [文献書誌] Takanori Hayashida et al.: "Evaluating Online Hot Instruction Sequence Profilers for Dynamically Reconfigurable Functional Units"IEICE Trans. Information and Systems. E86-D・5. 901-909 (2003)
• [文献書誌] Katsuhiko Metsugi et al.: "Relaxing Constraints due to Data and Control Dependences"IEICE.Trans Information and Systems. E86-D・5. 920-928 (2003)
• [文献書誌] ヴィクトル マウロ グラール フェヘイラほか: "Dynamic Effective Precision Matching Computationによる低消費電力化"電子情報通信学会論文誌C. J86・8. 817-825 (2003)
• [文献書誌] Takanori Hayashida et al.: "Evaluating Online Hot Instruction Sequence Profiler Using Jumble-Counting Method"Proc.International Symposium on Information Science and Electrical Engineering 2003(ISEE2003). 55-58 (2003)
• [文献書誌] K.Inoue et al.: "A History-Based I-Cashe for Low-Energy Multimedia Applications"Proc. of International Symposium on Low Power Electronics and Design(ISLPED'02). 148-153 (2002)
• [文献書誌] 田上裕之, ほか: "動的ソフトウェアパイプライニング技術の提案と性能評価"情報処理学会研究報告. ARC149-15. 85-90 (2002)
• [文献書誌] 松尾 烈, ほか: "Dependable Pipelining : マルチGHz時代のマイクロアーキテクチャ"電子情報通信学会技術研究報告. DC2002-20. 25-30 (2002)
• [文献書誌] 目次勝彦, ほか: "スレッドレベル投機的並列処理アーキテクチャにおけるデータ依存制約緩和手法の効果"情報処理学会論文誌. 43・SIG6. 24-33 (2002)
• [文献書誌] K.Inoue et al.: "A Low Energy Set-Associative I-Cashe with Extended BTB"Proc. of International Conference on Computer Design(ICCD'02). 187-192 (2002)
• [文献書誌] L.Gauthier et al.: "A Front-End for Better Behavioral Synthesis"電子情報通信学会技術研究報告. CPSY2002-63. 31-36 (2002)
• [文献書誌] H.Akaboshi et al.: "Case Study : Mapping Telecommunication Functions to Fine Grain Multiprocessor System (FPSA)"Proc. of International Symposium on Low-Power and High-Speed Chips (COOL Chips IV). 345 (2001)
• [文献書誌] T.Okuma et al.: "Software Energy Reduction Techniques for Variable Voltage Processor"IEEE Design & Test of Computers. 18・2. 32-41 (2001)
• [文献書誌] Y.Cao et al.: "A System-level Energy Minimization Approach Using Data path Width Optimization"Proc. of International Symposium on Low Power Electronics and Design (ISLPED'01). 231-236 (2001)
• [文献書誌] K.Inoue et al.: "Dynamic Tag-Check Omission : A Low-Power Instruction Cache Architecture Exploiting Execution Footprints"Proc. of Workshop on Power Aware Computer Systems (PACS'02). 15-22 (2001)
• [文献書誌] K.Inoue et al.: "Omitting Cache Look-Up for High-Performance, Low-Power Microprocessors"IEICE Transactions on Electronics. E85-C・2. 279-287 (2002)
• [文献書誌] K.Inoue et al.: "Trends in High-Performance, Low-Power Cache Memory Architectures"IEICE Transactions on Electronics. E85-C・2. 304-314 (2002)