| 研究課題/領域番号 |
13480077
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機科学
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
坂井 修一 東京大学, 大学院・情報理工学系研究科, 教授 (50291290)
|
|---|
| 研究分担者 |
清水 修 東京大学, 大学院・情報理工学系研究科, 助手 (20011182)
田中 英彦 東京大学, 大学院・情報理工学系研究科, 教授 (60011102)
|
|---|
| 研究期間 (年度) |
2001 – 2003
|
| 研究課題ステータス |
完了 (2003年度)
|
| 配分額 *注記 |
14,900千円 (直接経費: 14,900千円)
2003年度: 1,700千円 (直接経費: 1,700千円)
2002年度: 6,100千円 (直接経費: 6,100千円)
2001年度: 7,100千円 (直接経費: 7,100千円)
|
|---|
| キーワード | チップマルチプロセッサ / 省電力アーキテクチャ / コヒーレントキャッシュ / 電力シミュレータ / 投機的マルチスレッディング / 性能評価 / スレッド予測 / 最適化コンパイラ / 省電力 / スレッド投機実行 / CPU / 分岐予測 / マルチスレッデイング / 投機処理 / 命令スケジューリング / メモリバイオレーション / 共有キャッシュ |
|---|
| 研究概要 |
高性能・省電力チップマルチプロセッサの研究開発を行い、以下の成果を得た。
(1)システムレベルにおける低消費電力化
アーキテクチャの記述からその消費電力を推定するフレームワークを検討し、作成した。また、一部について詳細な検証を行った。このフレームワークは、高い拡張性、柔軟性を備えている。これにより、省電力チップの設計にかかるコストの削減が期待できる。また、アーキテクチャレベルの省電力化技術の研究において、省電力化技術の評価を容易に行うことが可能となる。また、チップマルチプロセッサを構成する要素部分について、その消費電力を削減するアーキテクチャ技術を検討し、その評価を行った。本研究では、キャッシュにおいて、それぞれの消費電力を削減する技術を提案、評価し、その有効性を示した。
(2)スレッド投機実行による実行速度向上
逐次プログラムの実行を高速化し、CMPの有効性を向上させる手法として、スレッド投機実行技術に注目し、依存関係を投機的に処理することで複数スレッドの並列実行を行い、並列性の抽出を図った。スレッド投機実行を行う場合、投機的に行われる処理について、その正しさを検証し、必要に応じて正しい状態へ回復させる機構が必要となる。また、CMP上でスレッド投機実行を効率よく行うには、アーキテクチャ、ソフトウェア双方において解決すべき問題が数多く存在する。本研究は、CMPにおけるスレッド投機実行をハードウェアとソフトウェアの適切な協調によって効率的に実現することを目的とし、ハードウェア、ソフトウェアの両面においで、CMP上での効率的なスレッド投機実行を実現するための、各種要素技術について検討、提案を行い、シミュレータならびにコンパイラを実装し評価を行うことで、それらの有効性を検証した。
|
