| 研究課題/領域番号 |
13555090
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 展開研究 |
|---|
| 研究分野 |
電子・電気材料工学
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
益 一哉 東京工業大学, 精密工学研究所, 教授 (20157192)
|
|---|
| 研究期間 (年度) |
2001 – 2002
|
| 研究課題ステータス |
完了 (2002年度)
|
| 配分額 *注記 |
14,000千円 (直接経費: 14,000千円)
2002年度: 2,900千円 (直接経費: 2,900千円)
2001年度: 11,100千円 (直接経費: 11,100千円)
|
|---|
| キーワード | 集積回路 / シリコン / 微細配線 / エレクトロマイグレーション / 高速信号処理 / 伝送線路配線 |
|---|
| 研究概要 |
シリコン集積回路の信頼性問題とてして、(1)極薄ゲート絶縁膜の信頼性確保と、(2)極微細金属配線に大電流が流れたときのEM(Electromigration)信頼性確保が最も重要な解決すべき課題である。本研究は(2)に関するものである。現在開発の進められている0.1μm-MOSFET集積回路において、最もEM耐性確保が厳しいのはLSIチップの数十μmを接続する微細な金属配線部分である。GHzを越えるパルス電流が10^6-10^7Acm^<-2>の電流密度で流れる。MOSFETの動作を考えると従来のEM耐性評価法には大きな欠点がある。従来の評価ではDC電流をながしてEM耐性評価を行い許容電流密度を決定している。DC電流評価は最悪値を与えるという特徴があるが、0.1μmレベル配線では最悪値をもって設計するには、実際のレイアウトにおいて配線幅を確保できず設計の困難さが増加している。一般にパルス電流におけるEM評価を行うとDC電流評価より大きな電流密度を許容できると言われているがGHz信号においての評価が行われていない。本研究は、配線寿命評価のためのGHzEM評価パターンならびに回路構成を明示し、この評価パターンならびに回路を利用して周波数成分を含んだ寿命予測式を提示することを目的とした。
平成13、14年度において、Siチップ上の伝送線路配線を利用した評価手法の確立をおこなった。3次元電磁界シミュレータを利用した線路設計法を確立し、現在評価チップの試作を行い、線路特性の測定評価を行った。伝送線路配線を利用したGHzEM評価の基礎を確立することができた。さらに、CMOS回路中に微細配線を挿入する方法の検討を行った。GHz領域のEM寿命予測の基盤を築くことができた。
|
