| 研究概要 |
本研究では,はじめに焼成温度の異なる(1220℃,1270℃,1320℃)3種類のZnOバリスタを作製した.なお,作製したバリスタは解析を容易にするため,本来使われている積層構造のものではなく,電極の対向した1層のものとした.このバリスタを研磨し,電極間の結晶の配置や結晶の粒径を金属顕微鏡およびSEMを用いて観察した.その結果,焼成温度が低い試料では結晶の粒径が小さく,焼成温度の上昇とともに結晶の成長が認められた.この観察結果を基に,ZnOバリスタの等価回路を構築した.この際には,粒内を抵抗で,粒界を電圧依存型抵抗とコンデンサの並列回路とし,電極間の結晶の配置に基づいて等価回路を作製した.
続いて,作成した試料の電圧-電流特性および誘電特性(静電容量,tan δの周波数依存性)を測定した.この後,回路シミュレータ PSpiceを用いて,先に決めた等価回路モデルのパラメータを変更しながら,実測値と計算値が一致するようにしてパラメータの値(抵抗,コンデンサ)を求めた.実測値と計算値の間には良い一致が見られ,等価回路の妥当性が確認された.また,粒界一個あたりのバリスタ電圧を求め,この値が従来報告されている値と良く一致する事を確認した.
続いて,実際の積層チップバリスタにおいて,内部電極近傍で結晶化が阻害され,電極間で結晶の粒径にバラツキがあった場合に,電気的特性にどの様な影響があるかをシミュレーションした.この際には,先に決めた等価回路を一部変更することで結晶粒径のバラツキを表現した.その結果,結晶の粒成長が阻害されると,バリスタ電圧が高くなり,結果としてノイズ吸収に悪影響を与える事を確認した.
|
