| 研究課題/領域番号 |
13650381
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
電子デバイス・機器工学
|
|---|
| 研究機関 | 会津大学 |
|---|
研究代表者 |
黒田 研一 会津大学, コンピュータ理工学部, 教授 (60285046)
|
|---|
| 研究分担者 |
嶋 正利 会津大学, コンピュータ理工学部, 教授 (50325966)
小栗 清 長崎大学, 工学部, 教授 (80325670)
|
|---|
| 研究期間 (年度) |
2001 – 2002
|
| 研究課題ステータス |
完了 (2002年度)
|
| 配分額 *注記 |
3,600千円 (直接経費: 3,600千円)
2002年度: 1,400千円 (直接経費: 1,400千円)
2001年度: 2,200千円 (直接経費: 2,200千円)
|
|---|
| キーワード | 非同期回路 / 動的再構成 / プラスティックセルアーキテクチャ |
|---|
| 研究概要 |
動的再構成可能なハードウェアであるPCA(Plastic Cell Architecture)は処理部とメモリが最粒度で均一に分布した構成をもち、CPU-メモリ間のフォンノイマンボトルネックを解消し得る新たなデバイスであり、本研究はこのPCAにおける回路構成法、利用法の探索を進めてきた。
1)PCAへの非同期回路設計手法の開発
・非効率であった非同期回路設計環境を改善するため、設計の早い段階での検証を可能とするため、ソフトウェアオブジェクトによるプロトタイピングを可能とした。
・小規模で動作が保証された回路モジュール単位をライブラリとして利用し、これらを要求応答方式の通信経路で接続することで上位の大規模な設計を可能とし、これらのライブラリをベースに多くのアプリケーション開発を進めた。
・PCAに適したビットシリアル処理に基づくシミュレータ開発、回路設計手法を提案した。
・設計を容易にするためのGUIレイアウトツール、非同期回路検証ツールの開発を進めた。
2)PCAパラダイム用言語開発
・同期回路設計資産を生かすため、HDL記述(SFL)から非同期回路を導く手法を提案した.同期回路に限定されたSFL記述の特徴を逆に利用し非同期プロセッサの設計に成功した。
・非同期回路合成ツールPETRIFYへのフローを考慮し高位仕様からPETRIFYでの合成が可能なサイズのSTGを生成するため階層型CDFGおよびその分割アルゴリズムを提案した。
3)高集積化デバイス構造の追及
・論理LSIに比べて集積度が高いDRAM構造への適合性が高いPCAの利点を生かすべく、フルカスタムレイアウト設計により高集積化の検討を進めてきた。PCA-LSI高速化を目的としてLUT(Look-Up Table)の最適化を検討しその具体的な回路構成を提案した。
4)PCAに適した応用回路の開発
・動的再構成可能という機能を生かすため処理機能を柔軟に増減できるベクトルプロセッサ、命令レベル並列プロセッサ、ビット数可変乗算器、シリアルデータ通信への適合性の高いシリアル乗算器、乗算を使用しないFIRフィルタなどの回路をPCA上に実装し、その可能性、問題点、実装手法などの検討を進めた。
・動的配線の利点を生かしてニューラルネットワーク(NN)への検討を進めてきた。従来のNNのハードウェア実装における配線問題をこれにより解消できる見通しを得た。
|
