CMOS論理回路の電源電流測定による断線故障検出法に関する研究

• 研究課題/領域番号: 13680418
• 研究種目: 基盤研究(C)
• 配分区分: 補助金
• 応募区分: 一般
• 研究分野: 計算機科学
• 研究機関: 徳島大学
• 研究代表者: 橋爪 正樹 徳島大学, 工学部, 助教授 (40164777)
• 研究期間 (年度): 2001 – 2002
• 研究課題ステータス: 完了 (2002年度)
• 配分額: 1,500千円 (直接経費: 1,500千円); 2002年度: 800千円 (直接経費: 800千円); 2001年度: 700千円 (直接経費: 700千円)
• キーワード: テスト / 論理回路 / CMOS / 電源電流 / 断線故障 / ICピン浮き故障 / リード浮き / 電流テスト

研究概要

本研究の目的は今後ますます主流と予想されているCMOS論理回路において,発生しやすいものの現在までのところ有効な検査法が開発されていない断線故障を検出するための検査法を開発することである,CMOS論理回路はIC内に作る場合とプリント配線板上に作る場合の2種類考えられ,同じ断線故障でも同じ検出法では検出できないため,本研究では次の8つのテーマについて研究を進めた。
1.CMOS論理IC内の断線故障検出法の開発
IC外部から交流電界を印加し,電源電流異常を発生させ,その電源電流測定で断線故障を検出する検査法を開発した。また交流電界を印加する際に電源電圧も変化させ,より電源電流異常を発生しやすくする検査法も開発した。さらに,これらの検査法のための検査入力を明らかにすると共に,本検査法の検査入力生成法を提案した。
2.ICのピン浮き検出法の開発
CMOS論理ICをプリント配線板の上に実装する際に発生するICピン浮き故障はCMOS論理回路で頻繁に発生する断線故障の一つで,現在最も検出困難な故障である。その断線故障を検出するための有力な検査法が開発されていないため,本研究ではその検査法の開発を行った。本研究ではIC外部から交流電界を印加した時の電源電流測定による検査法,交流磁界印加時の電源電流測定による検査法,電源を供給せずにCMOS ICの入出力ピンに直流電圧源を印加し,それによってそれらのピンに接続されている保護ダイオードに流れる電流を測定しピン浮き故障を検出する検査法も開発した。

研究成果

• [文献書誌] Masaki Hashizume: "CMOS Open Defect Detection by Supply Current Measurement under Time-variable Electric Field Supply"IEICE Trans. on Inf.&Syst.. E85-D. 1542-1550 (2002)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] 一宮 正博: "CMOS論理ICの交流電界印加時の電源電流測定によるピン浮き検出法"エレクトロニクス実装学会誌. 6. 140-146 (2003)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] Masaki Hashizume: "Supply Current Test for Pin Opens in CMOS Logic Circuits"Proc. of 2001 International Conference on electronics Packaging(ICEP). 363-368 (2001)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] Masaki Hashizume: "Pin Open Detection of CMOS Logic ICs by Supply Current Measurment under Time-Varying Magnetic Field Application"Proc. of 9-th Electronic circuit World Convention. PD-1-PD-4 (2002)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] Hiroyuki Yotsuyanagi: "Random Pattern Testability of the Open defect detection Method using Application of Time variable Electric Field"Proc. of IEEE 11th Asian Test Symposium. 387-391 (2002)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] Masaki Hashizume: "Power-off Vectorless test Method for Pin Opens in CMOS Logic Circuits"Proc. of 2002 International Conference on Electronics Packaging(ICEP). 416-420 (2002)
  • 説明: 「研究成果報告書概要(和文)」より
• [文献書誌] Masaki Hashizume, Masahiro Ichimiya, Hiroyuki Yotsuyanagi, Takeomi Tamesada,: "CMOS Open Defect Detection by Supply Current Measurement under Time-variable Electric Field Supply"IEICE Trans. On Inf.&Syst.. E85-D, No.10. 1542-1550 (2002)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] Masahiro Ichikawa, Masaki Hashizume, Hiroyuki Yotsuyanagi, Takeomi Tamesada: "Pin Open detection for CMOS Logic Ics by Measuring Supply Current under AC electric Field"Journal of Japan Institute of Electronics Packaging. 1.6, No.2. 140-146 (2003)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] Masaki Hashizume, Akihito Tsuji, Masahiro Ichimiya, Hiroyuki Yotsuyanagi, Takeomi.Tamesada: "Supply Current Test for pin Opens in CMOS Logic Circuits"Proc, of 2001 interbational Conference on electronics Packaging (ICEP). 363-368 (2001)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] M.Hashizume, Masahiro Ichimiya, Hiroyuki Yotsuyanagi, Takeomi Tamesada: "Pin Open detection for CMOS Logic Ics by Supply Current Measurment under Time-Varying Magnetic Field Application"Proc, of 9-th Electronic circuit World Convention, PD-1-PD3. (2002)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] Hiroyuki Yotsuyanagi, Masaki Hashizume, Taisuke Iwakiri, Masahiro Ichimiya, Takeomi Tamesada: "Rondom Pattern Testability of the Open defect detection Method usiong Application of Time variable Electric Field"Proc, of IEEE 11th Asian Test Symposium. 387-391 (2002)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] Masaki Hashizume, Eiji Tasaka, Masahiro Ichikawa, Hiroyuki Yotsuyanagi, Takeomi Tanesada, Toshihiro Kayahara: "Power-off Vectorless test Method for Pin Opens in CMOS Logic Circuits"Proc, of 2002 International Conference on Electronics Packaging (ICEP). 416-420 (2002)
  • 説明: 「研究成果報告書概要(欧文)」より
• [文献書誌] Masaki Hashizume: "Power-off Vectorless Test Method for pin Opens in CMOS Logic Circuits"Proc. of International Conference on Electronics Packaging. 416-420 (2002)
• [文献書誌] Masaki Hashizume: "Pin Open Detection of CMOS Logic ICs by Supply Current Measurment under Time-Varying Magnetic Field Application"Proc. of 9-th Electronic circuit World Convention. PD-1-PD-4 (2002)
• [文献書誌] Masaki Hashizume: "CMOS Open Defect Detection by Supply Current Measurment under Time-variable Electronic Field Supply"IEICE Trans. on Information and Systems. E85-D・10. 1542-1500 (2002)
• [文献書誌] 一宮 正博: "CMOS論理ICの交流電界印加時の電源電流測定によるピン浮き検出法"エレクトロニクス実装学会誌. 6・22. 140-146 (2003)
• [文献書誌] Masaki Hashizume: "IDDQ Test Time Reduction by High Speed Charging of Load Capacitors of CMOS Logic Gates"IEICE Trans. on Information and Systems. E85-D・10. 1535-1541 (2002)
• [文献書誌] Masaki Hashizume: "Electric Field Application Method Effective for pin Open Detection Based on Supply Current in CMOS Logic Circuits"Proc. of International Conference on Electronics Packaging. (to be appeared).
• [文献書誌] Hiroyuki Yotsuyanagi: "Test Pattern for Supply Current Test of Open Defects by Applying Time-variable Electric Field"Proc. of the IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems. 287-295 (2001)
• [文献書誌] Masaki Hashizume: "CMOS Open Defect Detection Based on Supply Current in Time-variable Electric Field and Supply Voltage Application"Proc. of the IEEE Tenth Asian Test Symposium. 117-122 (2001)
• [文献書誌] Hiroyuki Yotsuyanagi: "Random Pattern Testability of the Open Defect Detection Method using Application of Time-variable Electric Field"Proc. of the IEEE International Workshop on Electronic Design, Test, and Applications. 387-391 (2002)
• [文献書誌] Masaki Hashizume: "Supply Current Test for Pin Opens in CMOS Logic Circuits"Proc. of 2001 International Conference on Electronics Packaging. 363-368 (2001)
• [文献書誌] Akihiro Tsuji: "Pin Open Detection Method Based on Supply Current in Time-variable Magnetic Field"Proc. of 2001 International Technical, Conference on Circuits/Systems, Computers and Communications. 1. 438-441 (2001)
• [文献書誌] Masaki Hashizume: "Power-off Vectorless Test Method for Pin Opens in CMOS Logic Circuits"Proc. of International Conference on Electronics Packaging. (to be appeared). (2002)