| 研究課題/領域番号 |
13680428
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機科学
|
|---|
| 研究機関 | 弓削商船高等専門学校 |
|---|
研究代表者 |
葛目 幸一 弓削商船高等専門学校, 情報工学科, 教授 (80225151)
|
|---|
| 研究分担者 |
田房 友典 弓削商船高等専門学校, 情報工学科, 助教授 (20321507)
|
|---|
| 研究期間 (年度) |
2001 – 2004
|
| 研究課題ステータス |
完了 (2004年度)
|
| 配分額 *注記 |
3,500千円 (直接経費: 3,500千円)
2004年度: 500千円 (直接経費: 500千円)
2003年度: 500千円 (直接経費: 500千円)
2002年度: 500千円 (直接経費: 500千円)
2001年度: 2,000千円 (直接経費: 2,000千円)
|
|---|
| キーワード | ウェーブレット変換 / Lifting / LSI / 信号検出 / 学習機能 / Dyadic / 多重解像度解析 / 生体信号 / 波形識別 / 心電図信号 / ウエーブレット / 一元記号 / FPGA / VHDL |
|---|
| 研究概要 |
1.学習回路のアーキテクチャの研究:研究代表者の葛目が考案した学習機能を有する第2世代ウェーブレットプロセッサの核となる高速学習回路のアーキテクチャを検討し、その設計理論の検討を行った。
2.パソコン上でその動作をシミュレートできる「ウェーブレットプロセッサ・シミュレータ」を開発した。これによりLSI化に際して重要な信号識別精度と内部演算回路のビット長の関係について検討しハードウェア量の最小化をはかることができた。
3.2の研究成果をもとにVHDL(ハードウェア記述言語)を用いて「学習機能を有する第2世代ウェーブレットプロセッサ」をFPGA上で実現し、1.で示した設計理論の正当性を確認した。実システムとして、心電図信号の検出に応用したところ、リアルタイムで学習した特徴点の抽出をリアルタイムで検出できることを示した。
4.3で用いたダウンサンプリング型のウェーブレットは、シフト不変性を持たないため信号の検出率が低下することが判明した。そこで、Dyadic型のウェーブレットを用いてその検出性能に関してコンピュータシミュレーションにより検討し、データシフトに対してロバスト性を持ち、検出率の向上をはかることができることを示した。
5.今後の研究課題として、これまでの研究を拡張して、画像データなどの多次元信号識別用のプロセッサを開発する必要がある。
|
