| 研究課題/領域番号 |
13J05129
|
|---|
| 研究種目 |
特別研究員奨励費
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 国内 |
|---|
| 研究分野 |
電子デバイス・電子機器
|
|---|
| 研究機関 | 東北大学 |
|---|
研究代表者 |
佐々木 健志 東北大学, 工学研究科, 特別研究員(DC2)
|
|---|
| 研究期間 (年度) |
2013-04-01 – 2015-03-31
|
| 研究課題ステータス |
完了 (2014年度)
|
| 配分額 *注記 |
2,200千円 (直接経費: 2,200千円)
2014年度: 1,100千円 (直接経費: 1,100千円)
2013年度: 1,100千円 (直接経費: 1,100千円)
|
|---|
| キーワード | ゲートリーク電流 / 縦型MOSFET / メタルソース・ドレイン / 三次元ナノドットNAND / 縦型構造 / MOSFET / ゲートリーク / High-k / ナノドット / NANDフラッシュメモリ / トンネル現象 / フリンジ電界 |
|---|
| 研究実績の概要 |
本年度は、縦型MOSFETのソース・ドレイン方向からのボディポテンシャル設計によるゲートリーク電流抑制を目的として研究を行った。ソース・ドレイン方向からのボディポテンシャル設計の必要性について述べる。修士課程の研究で明らかになった、ボディチャネル動作によるゲートリーク電流抑制のポイントは、ボディ全体に電流を流すことで、ボディポテンシャルをフラット化させ、その結果、ゲート絶縁膜にかかるゲート電界を緩和することにあった。この観点から、特別研究員１年目は、ゲート電界分布の均一化によるゲートリーク電流抑制を目的とした。しかしながら、ゲート電界分布の均一化だけでは、特別研究員研究の目的である、縦型MOSFETにおけるゲートリーク電流の指数関数的抑制は達成されない。そのため、昨年度のゲート・チャネル方向からのアプローチに加え、ソース・ドレイン方向からのアプローチが必要不可欠である。まず、ゲートリーク電流を抑制するメタルソース・ドレイン技法の提案を行い、数値計算によって、従来の表面チャネル縦型MOSFETに対し、オン・オフ特性を劣化させることなく、ゲートリーク電流を約一桁抑制できることを定量的に示した。さらに、この提案構造の導入によって課題として浮上する、遅延時間のソース・ドレイン非対称性をレイアウト設計で抑制する指針を提案した。続いて、１年目でゲート電解分布の均一化によるゲートリーク電流抑制の観点から着手した、平面ナノドットNANDメモリを、三次元ナノドットNANDメモリへと展開した。そして、縦型MOSFETのゲートリーク電流抑制の知見を生かし、三次元ナノドットNANDメモリセルのセル性能を数値計算によって、定量的に明らかにするだけではなく、多値化に向けたセル設計指針の提案へと発展させた。以上の成果に基づき、学術論文としての投稿を予定している。
|
| 現在までの達成度 (段落) |
26年度が最終年度であるため、記入しない。
|
| 今後の研究の推進方策 |
26年度が最終年度であるため、記入しない。
|
