| 研究課題/領域番号 |
14350177
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
電子デバイス・機器工学
|
|---|
| 研究機関 | 埼玉大学 |
|---|
研究代表者 |
明連 広昭 埼玉大学, 工学部, 助教授 (20219827)
|
|---|
| 研究分担者 |
高田 進 埼玉大学, 工学部, 教授 (80282424)
|
|---|
| 研究期間 (年度) |
2002 – 2004
|
| 研究課題ステータス |
完了 (2004年度)
|
| 配分額 *注記 |
8,800千円 (直接経費: 8,800千円)
2004年度: 1,500千円 (直接経費: 1,500千円)
2003年度: 1,500千円 (直接経費: 1,500千円)
2002年度: 5,800千円 (直接経費: 5,800千円)
|
|---|
| キーワード | 2重弛張振動SQUID / 磁束ロックループ / 超伝導ラッチング論理回路 / 単一磁束量子理論回路 / アップダウンカウンター回路 / D / Aコンバータ回路 / 2相交流電源 / セルライブラリ / 磁束ロッククループ / 単一磁束量子論理回路 |
|---|
| 研究概要 |
本研究では、二重弛張振動SQUIDに超伝導カウンタ回路とD/Aコンバータ回路を組み合わせた磁束ロックループ回路を付加してデジタルSQUIDを実現することを目的とする。これによって、室温動作の電子回路が不要となり、従来にない高速なデータ読み出しが可能なSQUIDが実現可能となる。
4接合論理回路によるアップダウンカウンタ回路を用いる場合、アップダウンカウンタの桁上げ信号の発生方式として2進桁上げ発生回路を用いることにより4GHzまでのクロック周波数で正常なカウンタ動作が期待できることが見いだした。4接合論理によるゲートは、2相交流電源により駆動される。本研究ではクライオスタットの外部から直流バイアスされた正弦波を入力し、各ゲートに付加されたSQUID電源レギュレータにより単極性のクロック信号に変換する方式を用いた。アップダウンカウンタ回路に必要なANDゲート、ORゲートなどを試作し、正常に動作することを確認した。また、8bitのアップダウンカウンタ回路のレイアウト設計を行った。R-2Rラダー型D/Aコンバータ回路を設計し、試作を行った。試作した8bit D/Aコンバータ回路を用いてデジタル-アナログ変換について動作確認を行ったところ上位5bitについて正常に動作することが確認された。
一方、二重弛張振動SQUIDからの電圧パルスを単一磁束量子に変換できる周波数はシミュレーションより10GHzであることがわかっている。この周波数よりも高速に動作可能なアップダウンカウンタ回路は単一磁束量子論理回路を用いることにより実現可能である。本年度はアップダウンカウンタ回路を単一磁束量子論理回路を用いて設計するために必要な論理ゲートの設計・試作を行った。現状では、NAND, NORゲートの試作・動作確認に成功した。また、リセット付きのT-FFゲートの試作を行ったが、動作確認には至っていない。また、D-FFを2つ組み合わせた2分岐スイッチやNANDゲートなどの設計も行っており、試作・動作確認を現在行っている。設計された、ゲートを組み合わせて作成されるアップダウン回路の動作周波数はおよそ33GHzであり、4接合論理回路を用いた場合よりも高速な動作が期待できることを見いだした。
|
