| 研究課題/領域番号 |
14350178
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
電子デバイス・機器工学
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
藤田 昌宏 東京大学, 大規模集積システム設計教育研究センター, 教授 (70323524)
|
|---|
| 研究分担者 |
小松 聡 東京大学, 大規模集積システム設計教育研究センター, 助手 (90334325)
|
|---|
| 研究期間 (年度) |
2002 – 2004
|
| 研究課題ステータス |
完了 (2004年度)
|
| 配分額 *注記 |
14,900千円 (直接経費: 14,900千円)
2004年度: 3,600千円 (直接経費: 3,600千円)
2003年度: 4,300千円 (直接経費: 4,300千円)
2002年度: 7,000千円 (直接経費: 7,000千円)
|
|---|
| キーワード | システムLSI / 形式的検証 / デバッグ / 設計解析 / 等価性検証 / モデルチェッキング / システムレベル設計 / 算術演算器 / 形式的検証技術 |
|---|
| 研究概要 |
集積回路がますます大規模化するにつれ、システム全体を1チップで実現するシステムLSIの研究・開発がさかんに行われている。如何に短期間にシステムLSIやそれを利用したデジタルシステムを正しく設計製造できるかが重要であり、計算機による設計支援技術(Computer Aided Design ; CAD)が必須技術となっている。
本研究では、誤設計や仕様変更などの理由から設計を解析する必要が生じた際に、形式的検証技術を適用して設計記述を解析することで、大規模デジタルシステムの設計デバッグ作業を系統的に支援し、デバッグ期間を短縮する技術について研究を行った。対象として、設計検証に関する研究の一部として従来から研究されているレジスタ転送レベル(論理レベル)だけでなく、従来研究がほとんどなかったデジタルシステムの仕様記述レベルからハードウェア・ソフトウェアが一体となっているシステムレベルの設計記述も研究対象とすることで、デジタル機器設計の仕様レベルから一貫して設計デバッグを支援できるフレームワークの構築を行った。
具体的には、大規模デジタルシステムの設計デバッグ工程を支援する技術を確立するために、以下のような項目について、研究を行った。
(1)システムレベル設計記述に対するプログラムスライシング手法とそれを応用した設計解析・検証手法
(2)システムレベル設計記述を対象とした抽象化改良手法によるプロパティ検証手法
(3)高位設計での設計詳細化の前後における等価性検証手法
(4)算術演算回路のデバッグ支援技術に関する研究
上の(1)から(3)は高位設計に対する技術であり、算術演算器などのデータパス上の演算器の設計は正しく行われると仮定して、設計記述全体の動作の解析や検証を行う手法であり、(4)はそれらの演算器の正しさを独立に検証する技術である。これらを利用することで、デジタル機器設計の仕様レベルから一貫して設計デバッグを支援できるフレームワーク構築のための種々の要素技術を確立することができた。これらの成果を統合して活用することで、システムLSI設計において、設計検証に要している期間を短縮させ、結果的に設計期間を半減できることや、将来ますます進歩するであろう半導体製造技術を活かしきる設計が可能となると期待することができる。
|
