| 配分額 *注記 |
13,600千円 (直接経費: 13,600千円)
2004年度: 4,000千円 (直接経費: 4,000千円)
2003年度: 4,800千円 (直接経費: 4,800千円)
2002年度: 4,800千円 (直接経費: 4,800千円)
|
|---|
| 研究概要 |
現在のVLSIシステムは,回路技術としては2値論理回路,演算原理としては2進数演算を基本にしている.しかし,近年,VLSIの高集積化に伴い,配線量の激増や演算遅れ時間の増大などの性能限界が顕在化している.本研究代表者は,従来の2値論理・2進数演算原理の限界を越える新しいシステムのパラダイムとして"Beyond-Binary Computing"を提唱してきた.本研究では,これまでの研究の新展開を図り,以下の成果を得た.
1.算術アルゴリズム記述言語ARITHのプロトタイプを開発した.並列乗算器の設計を通して,ARITHの特長である(i)非2進数系を含む任意の数系に基づく算術アルゴリズムの形式的な記述,(ii)アルゴリズムの正当性の静的な検証,および(iii)従来のHDLコードへの等価変換を確認した.また,本研究代表者らが提案する進化的グラフ生成システムを用いて,非2進数系に基づく高性能算術演算回路の自動設計を可能にする新しいCAD技術を開発した.
2.電流モード多値論理(MV-CML)に基づくプログラマブルLSIを開発し,2値論理VLSIによる設計との比較によりその性能評価を行った.また,大規模なMV-CML回路を設計するためのEDA技術を実験的に開発した.
3.上記ハードウェアアルゴリズム・回路実装技術の応用分野として,高精度2次元・3次元画像計測技術を検討した.
4.酵素トランジスタなどの人工触媒素子に基づく無配線集積回路の基礎実験のため,マイクロ電極アレーを試作した.また,これを用いた最適経路探索や画像処理のデモンストレーションを行った.
|
