| 研究概要 |
本研究は,配線がシステムの性能を決める大きな要因となる極微細集積回路において,システムの性能を十分に引き出した高性能集積システムを設計するための諸技術の提案と設計自動化システムの開発を目的とするものである.特に,高位のシステム合成の中心問題である演算スケジュールと資源割り付けにフロアプランが合わさった複合問題として捉え,その解決のための幾つかの重要な技術を開発した.
1.資源割付からのスケジューリング手法の開発:繰り返し実行や条件分岐といった制御構造を含むシステムの動作記述(仕様)を対象に,繰り返し実行に対してはパイプライン実行を,また条件分岐に対しては投機実行を考慮した,資源割付制約下におけるスケジューリング手法を開発した.
2.モジュール間の結線構造の最適化のための資源割付について:与えられたシステムの動作記述(仕様)から演算/データの依存関係を抽出・モデル化したグラフにおいて,各局所的部分グラフ間の構造的類似度を定義し,その評価に基づいて資源割付を行うことにより,結線数最小あるいはそれに近いアーキテクチャを効率良く求めることを可能にした.
3.コントロール信号の到達時刻スキューを考慮したスケジューリング手法:データパス上の信号伝播遅延だけではなく,制御回路から各コンポーネントへの制御信号の伝達遅延と到達時刻スキューを考慮した制御信号スケジュール問題を提起し,その一解法を提案した.
4.非同期データパス合成への応用:非同期データパスのための資源割り当て制約スケジューリングを新たに開発するとともに,資源割り当て解空間及びフロアプラン解空間の探索と組み合わせた合成手法を提案し,非同期システムに対しても有用な合成手法であることを示した.
5.コード表現に基づく3次元データパス合成:動的再構成可能デバイスを対象とした,3次元データパス合成問題に対する直接的な解空間表現手法を提案した.これはSAなどの解空間探索による最適化に道を開くものである.
|
