| 研究課題/領域番号 |
15300018
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機システム・ネットワーク
|
|---|
| 研究機関 | 奈良先端科学技術大学院大学 |
|---|
研究代表者 |
藤原 秀雄 奈良先端科学技術大学院大学, 情報科学研究科, 教授 (70029346)
|
|---|
| 研究分担者 |
井上 美智子 奈良先端科学技術大学院大学, 情報科学研究科, 助教授 (30273840)
大竹 哲史 奈良先端科学技術大学院大学, 情報科学研究科, 助手 (20314528)
米田 友和 奈良先端科学技術大学院大学, 情報科学研究科, 助手 (20359871)
|
|---|
| 研究期間 (年度) |
2003 – 2006
|
| 研究課題ステータス |
完了 (2006年度)
|
| 配分額 *注記 |
15,200千円 (直接経費: 15,200千円)
2006年度: 2,800千円 (直接経費: 2,800千円)
2005年度: 2,700千円 (直接経費: 2,700千円)
2004年度: 4,400千円 (直接経費: 4,400千円)
2003年度: 5,300千円 (直接経費: 5,300千円)
|
|---|
| キーワード | システムオンチップ / テスト容易化設計 / 連続可検査 / 連続透明 / テストアーキテクチャ / テストアクセス機構 / 相互最適化 / コアベース設計 |
|---|
| 研究概要 |
1.SoCの連続可検査方式の提案:コアに対して「連続透明性」、SoCに対して「連続可検査性」なる新しい概念を提案した。連続透明性、連続可検査性の概念を正確に定義するために、SoCをグラフ理論によりモデル化し、SoCが連続可検査であるための必要十分条件、連続可検査性を判定する問題、コアの連続透明性の必要十分条件、それを判定する問題、などを明らかにし、それらの問題を解く効率のよいアルゴリズムを示した。
2.SoCの連続可検査性に対する消費電力制約下での相互最適化設計法:スキャン設計されたコア,非スキャン設計されたコアおよびIEEE P1500に準拠しだコアを含むSoCを対象とし,消費電力制約下で面積オーバヘッドとテスト実行時間に対して相互最適化された連続可検査なSoCを実現するテスト容易化設計法を提案した。評価実験により,面積オーバヘッドおよびテスト実行時間を代表的なテストアクセス方式であるテストバス方式を用いた場合と比較し,提案手法の有効性を示した。
3.消費電力を考慮したマルチクロックドメインを有するシステムオンチップのテストに関する研究を行った。通信やディジタル信号処理に用いられるSoCでは、コア毎に異なったクロック周波数で動作するマルチクロックドメインSoCであるため、コア毎のテスト時の周波数の違いや、テスターと各コアの周波数の違いも考慮する必要がある。このようなマルチクロックドメインSoCを対象とし、テスト実行時間の最小化を目的としたテストアーキテクチャの設計手法およびテストスケジューリング手法を提案した。SoCに関する制約としてテストの使用可能なピン数と最大許容消費電力、コアに関する制約としてテスト時の周波数、テスターの制約として動作周波数を考えている。実験により提案手法の有効性を示した。
4.システムオンチップを構成するコア(プロセッサコア、論理コア、メモリコア)に対するテスト生成手法とテスト容易化設計法に関する研究を行った。具体的には、一つには、パイプラインプロセッサを対象に命令レベル自己テストプログラムの自動生成法とそのテスト容易化設計法を提案し実験により有効性を示した。また、論理コアを対象に100%故障検出効率を保証するレジスタ転送レベルでのテスト容易化設計法を提案し従来法より面積オーバヘッドを削減するのに成功した。
|
