| 研究分担者 |
柳田 裕隆 山形大学, 工学部, 助手 (80323179)
湯浅 哲也 山形大学, 工学部, 教授 (30240146)
赤塚 孝雄 山形大学, 工学部, 名誉教授 (80091875)
小山 清人 山形大学, 工学部, 教授 (60007218)
岡田 長也 本多電子株式会社, メディカル部門, 主任研究員
石原 知明 株式会社三井造船昭島研究所, 情報事業部, 主任研究員
|
|---|
| 配分額 *注記 |
15,000千円 (直接経費: 15,000千円)
2005年度: 2,900千円 (直接経費: 2,900千円)
2004年度: 3,100千円 (直接経費: 3,100千円)
2003年度: 9,000千円 (直接経費: 9,000千円)
|
|---|
| 研究概要 |
1. 2次元アレイ素子の製造プロセスの整備とデータ収集システムの拡張
半自動チップマウント装置を現有の基板切削加工とエッチング用の装置に付加し周辺回路と一体化したアレイ素子の作製を可能にした。また,現有のセラミックス製2次元アレイの受信チャンネルを4倍の128に拡張した。
2. 動態観測用2次元アレイの評価
超音波周波数2.0MHzで,膨張・収縮運動するバルーンを観測し,ドップラーシフトの検出による画質改善が可能なことを確認した。画像のコントラストはドップラーシフトの検出により約3dB改善されることが確認された。また,シミュレーションのデータを用いて,対象の移動速度の検出と保障のためのアルゴリズムの検証を行った。
3. 並列PCクラスタの作製と評価
並列PCクラスタを作製し,速度分布推定・像再生ソフトを並列PCに移植した。像再生領域を分割してクラスタのノードに計算を割り当てる方式で,像再生ソフトウエアを移植し,動作を確認した。計算時間はクラスタの台数分の比率で短くなるが,計算結果を結合するための通信によるオーバヘッドの増加があることが確認された。
並列PCクラスタの構成を,計測システムの特性に合わせて変更することを検討した。新しい構成では,画像データの統合を行なう専用のノードを追加した。この結果,ノード間のデータ転送によるオーバヘッドが低減された。
5. FPGAによる専用演算ハードウェアの設計
FPGAによる高速演算ハードウェアの設計を行った。論理合成の結果,送信素子32,受信素子32のシステムで約十万ゲート規模の構成となった。演算性能を見積ったところ,3次元画像1フレームあたり約1秒のレイテンシであることが確認できた。ソフトウェア処理のレイテンシとの比較では約40倍の高速演算が期待でき,今後はパイプライン化や演算器の並列化などの拡張を進めていき,演算システムに組み込んでいく予定である。
|
