| 研究概要 |
現有VLSIの同期制御方式に伴うクロック分配問題を解決する一手法として,クロック信号を用いない非同期式回路が知られているが,非同期制御方式のための配線数とハードウェア量が増大する問題が指摘されていた.これらの問題点を解決するため,本研究課題では,まず(1)データと非同期制御信号を2本の配線に重畳する多値2線符号化方法を考案した.従来までの2線符号化では「2値データとリクエスト(Req)信号を表現」するのみで,アクノリッジ(Ack)信号用にさらに一本の配線が必要であったが,提案方式では,2線上に,データ,Req信号,Ack信号の全てを重畳できる.また,データには2値データのみならず,原理的には任意の多値データの重畳が可能である.さらに,双方向同時データ転送に対しても本符号化方法で実現できることも示した.この結果,双方向から1ビットずつデータ転送する場合,同期式と同じ配線数で非同期データ転送ができることを明らかにした.(2)ハードウェア量増大に対する対処として,本研究では,電流モード多値回路技術の徹底活用によるコンパクト化を行った.上述した多値符号化では,非同期データの到来を「2線信号値の和で検出」するプロトコルを提案しており,信号レベルを電流値で直接表現することで「和」を「電流値の線形加算」で能動素子を用いずに結線のみで簡単に実現することに成功した.この回路構成の基本動作は,回路シミュレータHSPICEで確認すると共に,0.18umCMOSルールで実回路チップを試作し,その動作を実証した.この結果,同一消費電力の下で,従来までの非同期回路と比べて約1.5倍高速化することに成功した.以上の研究成果は,IEEE ISMVL(多値論理国際シンポジウム)等に採録されるなど高く評価されている.
|
