| 研究概要 |
本研究はディープサブミクロンCMOS論理IC内に発生する断線故障、ならびにそのICを用いてプリント配線板上に作られる論理回路製造時に発生する断線故障を検出するための新しい検査法を開発することを目的としている。近年,電源電流測定により電気的に論理回路を検査するIDDQテスト法の有用性が明らかにされてきているので,本研究では電源電流測定で断線故障の検査を試みた。
過去に本研究者はIC外部から交流電界を印加した時の電源電流測定による検査法を提案済みである。本研究ではその検査法をより詳細化するとともに,その検査法による検査回路も提案した。またCMOS論理回路の過渡電源電流による検査法とその検査回路,ならびにIDDQテスト法の高速化法ならびに高速化検査回路も開発するとともに,SiP内の断線故障の検査法の開発も行った。さらにSoCにみられるようにIC内に論理回路だけでなくアナログ電子回路も作られるようになったので,IC内に作られたAGC回路,DA変換器,CCDイメージセンサの断線故障を検出するための電流テスト法も開発した。CCDイメージセンサの電流テスト法に関しては特許出願を行った。また電流テストで短絡故障も検出できる検査法についても開発した。
プリント配線上に作製される論理回路の断線故障検出法としては、回路外部から交流電界を印加した時に流れる電源電流測定で断線故障を検出する方法を提案済みで,その検査法をより実用的なものに発展させるために、検出を容易とする電界の調査と検査回路を開発した。また検査容易化ICの設計法を提案し,特許出願も行った。さらにその検査法以外に検査入力生成を必要としない検査法,ならびに,直接、検査信号を検査対象回路に印加し断線故障を検出する検査法も開発した。
|
