| 研究課題/領域番号 |
15500056
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機システム・ネットワーク
|
|---|
| 研究機関 | 高知工科大学 |
|---|
研究代表者 |
岩田 誠 高知工科大学, 工学部, 教授 (60232683)
|
|---|
| 研究期間 (年度) |
2003 – 2004
|
| 研究課題ステータス |
完了 (2004年度)
|
| 配分額 *注記 |
3,100千円 (直接経費: 3,100千円)
2004年度: 1,100千円 (直接経費: 1,100千円)
2003年度: 2,000千円 (直接経費: 2,000千円)
|
|---|
| キーワード | セルフタイム回路 / データ駆動方式 / ネットワーク・プロセッサ / クラス別QoS制御 / パケット分類 / シグナチャ検索 / マクロフローモデル / セルフタイム型回路 / ファイアウォール / IDS / IPパケット分類 / パイプライン / 優先キューイング / Diffserv |
|---|
| 研究概要 |
本研究は、設計容易化、低電力消費、高処理能力を同時に達成できる可能性を持つセルフタイム回路を徹底的に活用して、柔軟で高機能な複合化集積ネットワーク・プロセッサを構成する方法の確立を目指している。本研究では、核となる機能モジュールのLSIチップ設計・評価を通して客観的な評価を行いその有効性を示した。
本研究では、複合化集積ネットワーク・プロセッサの応用として、Diffserv等のクラス別QoS制御、ならびに、FirewallやIDSに必要となる高度なパケットフィルタリング機能を取り上げ、以下の基礎的技術に関する成果を得た。
1 セルフタイム回路によるクラス別QoS制御用優先キューイング機構
2本の対向するパイプライン段間にバイパス経路を設けたセルフタイム型優先キューイング機構を提案し、回路シミュレーション評価と0.18umCMOSチップの試作を通して、100M IPパケット/秒のトラヒックを制御可能なことを確認した。
2 データ駆動型高速パケットフィルタリング方式
レベル圧縮トライ構造ならびに拡張ACアルゴリズムを用いたパイプライン型フィルタリング方式によって、単一プロセッサ上で、レイヤ4パケットの静的フィルタリングを平均4Mパケット/秒、ペイロードのシグナチャ検索を平均0.1Mパケット/秒で実現可能な見通しを得た。また、前者については、FPGAを用いてセルフタイム回路を実装し、5%程度の回路コスト増で実装可能な見通しを得た。
3 セルフタイム型回路によるシステムの性能見積もりモデル
セルフタイム型パイプラインの挙動を巨視的に模擬可能なシミュレーション・モデル(マクロフローモデル)を定式化し、忠実なモデルに対して約1/2の計算量削減が可能なことを確認し、十分な精度を有することも確認した。
|
