研究課題/領域番号 |
15560292
|
研究種目 |
基盤研究(C)
|
配分区分 | 補助金 |
応募区分 | 一般 |
研究分野 |
電子デバイス・電子機器
|
研究機関 | 電気通信大学 |
研究代表者 |
本城 和彦 電気通信大学, 電気通信学部, 教授 (90334573)
|
研究期間 (年度) |
2003 – 2004
|
研究課題ステータス |
完了 (2004年度)
|
配分額 *注記 |
3,200千円 (直接経費: 3,200千円)
2004年度: 900千円 (直接経費: 900千円)
2003年度: 2,300千円 (直接経費: 2,300千円)
|
キーワード | マイクロ波 / F級増幅器 / 3次相互変調歪み / 付加電力効率 / 増幅器 / HBT / W-CDMA / 隣接チャネル漏洩電力 |
研究概要 |
原理的には無限次までの高調波を処理できる分布定数線路を用いたF級増幅器とその回路素子数削減法を提案し、これを用いて7次高調波処理までを行うF級増幅器の試作を行った。F級増幅器は、負荷インピーダンスを偶数次高調波に対しては短絡、奇数次高調波に関しては開放とすることにより、トランジスタ出力端での電力損失を抑える回路であるが、マイクロ波の周波数帯域ではトランジスタ内部に寄生インダクタンスや寄生容量(特にベース-コレクタ間容量(Cbc))が介在するために、トランジスタ出力端子において短絡・開放条件を満たすことは難しい。このために、高調波の処理次数を上げても付加電力効率(PAE)の上昇に直ちに結びつかない。そのために、Cbcの影響少なくしたときの、処理する高調波次数とPAEの関係を調べ、F級動作時の効率改善にはCbcを減らすことが重要であることを示した。また、トランジスタのパッケージ実装の問題点を示し、ベアチップ実装を行うことにより寄生成分の緩和に努めた。基板の損失が増幅器の効率に大きく関与してくることを実験的に示し、実験においてPAEで74.2%、コレクタ効率(ηc)で76.6%の特性が得られ、実験結果から回略損失を除去した際にPAEで78.7%、ηcで81.2%が得られた。この値は2GHz帯における高効率増幅器のベンチマークである。無損失理想線路を用いたシミュレーション結果はPAEで81.5%、ηcで84.3%であるので、このHBTを用いたときの理論最大効率に近い結果が得られた。HBTを用いたF級増幅器のひずみ特性は帰還容量であるCbcが存在する昨年報告したFETの歪み特性と異なる。これを解明するためHBT増幅器の非線形伝達関数を導出し、HBTではCbcの存在のため、3次相互変調歪みを構成する複数の原因の異なるベクトル成分の間で、自己補償が起こっていることを明らかにした。自己補償が起こっている場合、歪みを発生する要因の一つを取り除くと自己補償がくずれかえって歪みが大きくなる。このことを実験と理論により確認した。なおFETを増幅素子として用いたF級増幅器では、HBTのような自己補償が起こりにくく、F級回路などで高調波処理することにより歪みの要因を一つづつ取り除くと、これに応じて3次歪み特性が良くなる。
|