• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

ハードウェアモデルを用いた非同期パルス形カオスニューラルネットワーク

研究課題

研究課題/領域番号 15560308
研究種目

基盤研究(C)

配分区分補助金
応募区分一般
研究分野 電子デバイス・電子機器
研究機関日本大学

研究代表者

佐伯 勝敏  日本大学, 理工学部, 講師 (60256807)

研究分担者 関根 好文  日本大学, 理工学部, 教授 (90059965)
研究期間 (年度) 2003 – 2005
研究課題ステータス 完了 (2005年度)
配分額 *注記
3,600千円 (直接経費: 3,600千円)
2005年度: 1,500千円 (直接経費: 1,500千円)
2004年度: 1,100千円 (直接経費: 1,100千円)
2003年度: 1,000千円 (直接経費: 1,000千円)
キーワードパルス形 / ニューロンモデル / 負性抵抗 / 多値メモリ / 樹状突起モデル / CPGモデル / STDP / 環状NN / 可塑性 / ニューラルネットワーク / 環状 / アナログ / ハードウェア / カオス / FPGA / DSP
研究概要

本研究では,非同期パルス形カオスニューラルネットワークを,VDECを通して構築し,脳の神経回路網の情報処理原理,すなわち記億・学習などについての解明を目的とするとともに,その原理を応用し,工学的応用を目指して,電子回路によって連想記憶回路を構成する。特に,人間の脳のような柔軟な発想をもった神経回路網モデルの構築に向けアプローチした。
その結果,
(1)ニューラルネットワークを構成する要素として,能動的樹状突起ハードウェアモデルの非線形特性を明らかにした(雑誌論文1番目)。
(2)メモリ部として,IC化可能な負性抵抗素子を用い,多値メモリを提案した。また,このメモリが可塑シナプスのモデルとして使用可能であることを示唆した(雑誌論文2番目)。
(3)我々が提案するパルス形カオスニューロンモデルを用いて環状ニューラルネットワークを構成し,短期記憶回路へ応用可能であることを明らかにした(雑誌論文3番目)。
(4)パルスタイミングに着目し,テンポラルコーデングによる学習アルゴリズムをハードウエアで実現することを目的に,パルスタイミングに着目した可塑性であるSTDPの効果について,我々が提案しているパルス形カオスニューロンモデルを用い確認し,ノイズに埋もれた情報をデコード可能であることを示し,本ニューラルネットワークシステムに用いることが可能であることを示した。
(5)パルス形カオスニューロンモデルを用いてCPGモデルを構成し,外部入力を与えることにより,四足歩行動物の代表的な歩行パターンである,walk, pace, trot, gallop, boundに対応する振動パターンの生成・移行が可能であることを明らかにし(雑誌論文4番目),ニューラルネットワークシステムの一例を示した。

報告書

(4件)
  • 2005 実績報告書   研究成果報告書概要
  • 2004 実績報告書
  • 2003 実績報告書
  • 研究成果

    (13件)

すべて 2006 2005 2004 2003 その他

すべて 雑誌論文 (11件) 文献書誌 (2件)

  • [雑誌論文] A Pulse-Type Hardware CPG model for Quadruped Locomotion Pattern2006

    • 著者名/発表者名
      Keiko Hata, Katsutoshi Saeki, Yoshifumi Sekine
    • 雑誌名

      International Congress Series vol.1291(印刷中)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2005 研究成果報告書概要
  • [雑誌論文] A Pulse-Type Hardware CPG Model for Quadruped Locomotion Pattern2006

    • 著者名/発表者名
      Keiko Hata, Katsutoshi Saeki, Yoshifumi Sekine
    • 雑誌名

      International Congress Series vol.1291

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2005 研究成果報告書概要
  • [雑誌論文] A Pulse-Type Hardware CPG Model for Quadruped Locomotion Pattern2006

    • 著者名/発表者名
      Keiko Hata, Katsutoshi Saeki, Yoshifumi Sekine
    • 雑誌名

      International Congress Series vol.1291(印刷中)

    • 関連する報告書
      2005 実績報告書
  • [雑誌論文] Short-term memory circuit using hardware ring neural networks2005

    • 著者名/発表者名
      Naoya Sasano, Katsutoshi Saeki, Yoshifumi Sekine
    • 雑誌名

      Artificial Life and Robotics vol.9, no.2

      ページ: 81-85

    • NAID

      110003232473

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2005 研究成果報告書概要
  • [雑誌論文] Short-term memory circuit using hardware ring neural networks2005

    • 著者名/発表者名
      Naoya Sasano, Katsutoshi Saeki, Yoshifumi Sekine
    • 雑誌名

      Artificial Life and Robotics vol.9,no.2

      ページ: 81-85

    • NAID

      110003232473

    • 関連する報告書
      2005 実績報告書
  • [雑誌論文] Short-term memory circuit using hardware ring neural networks2005

    • 著者名/発表者名
      Naoya Sasano
    • 雑誌名

      Artificial Life and Robotics vol.9, no.2(印刷中)

    • 関連する報告書
      2004 実績報告書
  • [雑誌論文] CMOS Implementation of a Multiple-Valued Memory Cell Using Λ-shaped Negative-Resistance Devices2004

    • 著者名/発表者名
      Katsutoshi Saeki, Heisuke Nakashima, Yoshifumi Sekine
    • 雑誌名

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Science vol. E87-A, no.4

      ページ: 801-806

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2005 研究成果報告書概要
  • [雑誌論文] CMOS Implementation of a Multiple-Valued Memory Cell Using Λ-Shaped Negative-Resistance Devices2004

    • 著者名/発表者名
      Katsutoshi Saeki, Heisuke Nakashima, Yoshifumi Sekine
    • 雑誌名

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences vol.E87-A, no.4

      ページ: 801-806

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2005 研究成果報告書概要
  • [雑誌論文] CMOS Implementation of a Multiple-Valued Memory Cell Using A-Shaped Negative-Resistance Devices2004

    • 著者名/発表者名
      Katsutoshi Saeki
    • 雑誌名

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences vol.J87-A, no.4

      ページ: 801-806

    • NAID

      110003212964

    • 関連する報告書
      2004 実績報告書
  • [雑誌論文] A Study of Nonlinear Characteristics in a Hardware Active Dendrite Model2003

    • 著者名/発表者名
      Zongyang Xue, Haruki Nagami, Kazutaka Someya, Yoshifumi Sekine
    • 雑誌名

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Science vol. E86-A, no.9

      ページ: 2287-2293

    • NAID

      110003212707

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2005 研究成果報告書概要
  • [雑誌論文] A Study of Nonlinear Characteristics in a Hardware Active Dendrite Model2003

    • 著者名/発表者名
      Zongyang Xue, Haruki Nagami, Kazutaka Someya, Katsutoshi Saeki, Yoshifumi Sekine
    • 雑誌名

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences vol.E86-A, no.9

      ページ: 2287-2293

    • NAID

      110003212707

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2005 研究成果報告書概要
  • [文献書誌] Katsutoshi Saeki: "CMOS Implementation of a Multiple-Valued Memory Cell Using A-Shaped Negative-Resistance Devices"IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. Vol.J87-A, no.4. (2004)

    • 関連する報告書
      2003 実績報告書
  • [文献書誌] Zongyang Xue: "A Study of Nonlinear Characteristics in a Hardware Active Dendrite Model"IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. vol.E86-A, no.9. 2287-2293 (2003)

    • 関連する報告書
      2003 実績報告書

URL: 

公開日: 2003-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi