| 研究課題/領域番号 |
15700040
|
|---|
| 研究種目 |
若手研究(B)
|
| 配分区分 | 補助金 |
|---|
| 研究分野 |
計算機システム・ネットワーク
|
|---|
| 研究機関 | 東北大学 |
|---|
研究代表者 |
佐野 健太郎 東北大学, 大学院・情報科学研究科, 助手 (00323048)
|
|---|
| 研究期間 (年度) |
2003 – 2004
|
| 研究課題ステータス |
完了 (2004年度)
|
| 配分額 *注記 |
3,500千円 (直接経費: 3,500千円)
2004年度: 1,100千円 (直接経費: 1,100千円)
2003年度: 2,400千円 (直接経費: 2,400千円)
|
|---|
| キーワード | ベクトル量子化 / コードブック設計 / シストリックアレイ / 機能メモリ / データ圧縮 / VLSIアーキテクチャ / FPGA / コードブックメモリ |
|---|
| 研究概要 |
本研究では、3次元データ圧縮の基本となるベクトル量子化(VQ)のための並列アルゴリズムを提案すると共に、これに基づく専用プロセッサ(VQプロセッサ)を設計し、それらの評価を行った。以下、平成16年度の研究実績について概要を述べる。
MMPDCL(最大部分歪低減競合学習)アルゴリズムを基に並列コードブック生成アルゴリズムを設計し、1)競合のための歪み演算における細粒度並列性,2)入力ベクトルとコードワードを単位とする粗粒度並列性のそれぞれを利用する並列処理方式を確立した。1)を利用する並列アルゴリズムはVQプロセッサ内部で行う計算のためのものであり、競合学習におけるコードワードの更新に遅延を許容することにより、高い並列性を引き出すことに成功している。2)を利用する並列アルゴリズムは大規模なコードブック生成を複数の小さなコードブック生成問題に分割するものであり、VQプロセッサを複数並べて並列処理を行う場合に適している。
次に、シストリックメモリアーキテクチャに基づき 1)の並列MMPDCLアルゴリズムを処理するVQプロセッサ設計を行った。本アーキテクチャは、シストリックアレイによる超並列演算と、演算回路近傍にメモリを配置する機能メモリの広帯域データ参照の2つの特長を併せ持つ。設計したVQプロセッサは、ハードウェアコストを削減するために固定小数点演算を用い、また演算を簡略化しているが、量子化誤差の点で遜色の無いコードブックを生成可能であることが、ソフトウェアシミュレーションにより明らかとなった。また、FPGAを用いた試作により、シストリックメモリの超並列性が汎用プロセッサと比べて高い速度向上を与えることを確認できた。以上要するに、3次元データを圧縮・伸張するための超高速な処理系を与えるこの研究成果は、3次元脳診断統合化支援システムの実用化を目指す上で非常に有益かつ重要である。
|
