| 研究概要 |
本研究では,我々が提案しているデジタル制御を前提とした制振軌道であるD-SMART軌道をハードディスクのショートシーク系に適用し,シーク時間を短縮する事を目的としている。D-SMART軌道では,零次ホールドを通して生成される実際の制御入力の周波数成分が直接整形できるため,機械共振が存在する周波数帯域で制御入力の周波数成分を抑えることができ,シーク終了直後の残留振動の低減が可能となる。本年度はまとめの年であり,最終的に以下の結論を得た。
1.D-SMART軌道設計のための設計支援ツールを制御系CADのMATLAB上に構築し,100トラック以下のシーク軌道を求めた。そして,得られた制御入力のパワースペクトルを従来法と比較したところ,機械共振が存在する3.5kHz〜7.5kHzの帯域で,10dB以上低減できることが明らかとなった。また,評価関数を工夫する事で,残留振動を抑えたい共振モードを選択できる事も示した。特に,本手法では,従来難しいとされているナイキスト周波数周辺の周波数整形が可能な点が特徴として上げられる。そして,得られたシーク軌道をシミュレーションのための詳細モデルに加えて性能を評価したところ,従来法に比べ残留振動の低減効果が50%以上あることが確認できた。また,同様に実験でも有効性を確認した。
2.D-SMART軌道を通常の2自由度制御に適用すると,位置決め精度が悪化するという問題点があることを示した。そして,この問題は,制御対象の剰余剛性を考慮する事で解決できることを示し,D-SMART軌道のための新しい2自由度制御系を提案した。そして,その有効性をシミュレーション及び実験で示した。
上記の結果を,IFAC(国際自動制御連盟)のWorld Congress(世界大会)で発表した。
|
