研究課題
基盤研究(C)
本研究では、CPU、アクセラレータ、及びデータ転送ユニットの柔軟な連携を可能とするヘテロジニアスマルチコアのコンパイラ及びアーキテクチャを開発した。本研究による主な成果の一つとして、アクセラレータ用LLVMバックエンドコンパイラを含むコンパイルフローを開発し、コンパイルしたプログラムを開発したFPGAテストベッドで評価したところ、1CPU実行に対して24.91倍の性能向上が得られたことが挙げられる。
すべて 2018 2017 2016 その他
すべて 学会発表 (9件) (うち国際学会 3件) 備考 (2件)
http://www.apal.cs.waseda.ac.jp/
http://www.apal.cs.waseda.ac.jp/kimura/achieves.html