| 研究課題/領域番号 |
16300013
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機システム・ネットワーク
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
坂井 修一 東京大学, 大学院情報理工学系研究科, 教授 (50291290)
|
|---|
| 研究分担者 |
五島 正裕 東京大学, 大学院情報理工学系研究科, 助教授 (90283639)
|
|---|
| 研究期間 (年度) |
2004 – 2006
|
| 研究課題ステータス |
完了 (2006年度)
|
| 配分額 *注記 |
14,800千円 (直接経費: 14,800千円)
2006年度: 1,900千円 (直接経費: 1,900千円)
2005年度: 5,900千円 (直接経費: 5,900千円)
2004年度: 7,000千円 (直接経費: 7,000千円)
|
|---|
| キーワード | マイクロプロセッサ / 省電力 / コンピュータアーキテクチャ / サイクルレベルシミュレータ / 投機処理 / コンパイラ / チップ・マルチ・プロセッサ / スレッド / チップマルチプロセッサ |
|---|
| 研究概要 |
次世代省電力マイクロプロセッサの実現に向けて、次のような成果を得た(主な成果のみを記す)。
ベースとなるマイクロプロセッサのサイクルレベルシミュレータを、チップ・マルチ・プロセッサ方式とクラスタ型スーパスカラ方式の2種類について作成した。次に、省電力要素技術として、システムレベルにおける低消費電力化技術の研究と、低消費電力のソフト・エラー対策の研究を行った。
システムレベルにおける低消費電力化の要素技術として、(1)分岐予測器を利用したホット・パス検出器の開発、(2)Signatureに基づくプログラム・フェーズ検出の改良、(3)OSのサポートによるスレッドレベル並列の動的見積もり、(4)オンチップ・バスの直列化による電力削減、(5)チップ・マルチ・プロセッサの不均質キャッシュ共有などの研究を行い、それぞれ詳細レベルシミュレーションなどによって性能と省電力の両立が示され、これらの有効性が検証された。
低消費電力のソフト・エラー対策として、(1)縦横パリティーを利用したキャッシュでのソフト・エラー対策、(2)連想メモリにおけるソフト・エラー対策、(3)ソフト・エラーとプロセスばらつきの対策などの研究を行い、それぞれCADによるデザインや詳細レベルシミュレーションによって、プロセッサの低消費電力化と高信頼化が両立する技術の確立に成功した。
以上を総合して、次世代プロセッサにおける省電力化・高性能化の方法論を知見としてまとめあげることができた。
|
