| 研究概要 |
本研究は,配線遅延が回路性能を決める重要なファクタとなるナノテクノロジー集積化技術を使ったアプリケーション特化型専用集積システム(専用VLSIあるいは再構成可能VLSI)を対象に,データパス系からクロック信号を排除した新しいデータパスの可能性と設計手法を明らかにすることを目的としている.想定するアーキテクチャとして,制御回路のみがクロック信号を受けて動作し,データパス系は制御回路からの制御信号のみを受けて動作するクロックレス・データパスと,データパス部,制御部共にクロック信号を使わない非同期データパスを対象として研究を進め,以下の成果を得た.
1.クロックレス・データパスに関する制御信号スケジュール手法:配線による信号遅延が顕在化する極微細集積回路においては,データパス上の信号伝播遅延だけではなく,制御回路から各コンポーネントへの制御信号の伝達遅延や到着時刻スキューを考慮する必要がある.こうした制御信号の到達時刻スキューを考慮した制御信号スケジュール手法を提案した.
2.制御信号スキュー最適化問題と解法:データパス系の動作において,制御信号の到達時刻スキューを積極的に調整することで,動作特性を大幅に改善させられることを確認し,スキュー割り当て最適化問題とその計算アルゴリズムを提案した.
3.非同期データパス合成手法:クロック信号を使わず,不確定遅延・遅延変動下にても動作が保証される非同期システムは,将来の極微細集積回路上でのシステム実現技術として有望視されている.非同期データパス合成のための(1)資源割り当て制約スケジュール手法,(2)統計的性能評価手法,(3)統計的性能評価を最適化する合成手法などを提案した.
4.非同期データパス用レジスタ構成とレジスタ共有モデル:ハードウエア資源効率を高めるためのレジスタ構成とレジスタ共有モデル等を提案し,非同期システムの高性能化,高効率化の可能性を示した.
|
