研究課題
基盤研究(C)
超大規模集積回路の基本素子の一っである、PMOSFETの高速化・低電力化を目的として、SiGeを能動領域に用いた埋め込みチャネル型のSOI素子の研究を行った。これまで、SOI基板の酸化膜層とシリコン層との界面に発生した結晶欠陥の影響を受けないSOIの最小膜厚を明らかにし、気層成長を用いて高品質のチャネルの領域の形成技術を確立した。さらに、SiGeの3重量子井戸を埋め込みチャネルにした電界効果デバイスを構成する方法に重点を置き、その構成条件とキャリアの移動度との関連性を調べ、素子の高速化に関するパラメータについて、下記の成果を得た。(1)SiGeを用いた単一量子井戸構造及び3重量子井戸構造の埋め込みチャネル型MOSFETにおいて、完全空乏型のSOI素子(SOI膜厚303nm)と部分空乏型のSOI素子(SOI膜厚40nm)のホール移動度は、SOI膜厚にほとんど依存しない。(2)単一量子井戸構造の埋め込みチャネル型MOSFETのホール移動度に比べ、3重量子井戸構造ではホール移動度を50%増大できる。この理由は、3重量子井戸構造の埋め込みチャネル領域で捕捉できるホール数が増加し、高度のチャネルでホールを移送できることにある。(3)3重量子井戸構造の埋め込みチャネル型MOSFETのホール移動度は、量子井戸のバリヤ層の厚さに依存する。つまり、バリヤ層を薄層にすることにより、量子井戸層の基底エネルギー準位を下げることができ、量子井戸層とバリヤ層の両層で補足できるホール数が増大することによる。上記の研究結果により、提案した素子構造を用いて、大規模集積回路の基本素子の一つであるPMOSFETの論理動作の高速化を実現する指針を示すことができた。
すべて 2007 2006 2005 2004
すべて 雑誌論文 (10件)
Semiconductor Technology PV2007-03
ページ: 15-22
Semiconductor Technology 2007・1
SiGe ＆ Ge Materials,Processing,and Devices 13
ページ: 973-979
SiGe ＆ Ge Materials, Processing, and Devices Vol.3
SiGe and Ge : Materials, Processing, and Devices 3・7
Electrochemical and Solid-State Lett 7
Electrochemical and Solid-State Lett. Vol.7
Electrochemical and Solid-State Letters 7
Proceedings of 7^<th> IEEE-ICSICT 2004
ページ: 2218-2221
Proceedings of 5^<th> APIEMS 2004
ページ: 1911-1917
