研究課題
若手研究(A)
本研究課題では、以下の2テーマを目的としている。(1)様々なゲート構造を有する強磁性単電子トランジスタの作製技術を確立し、素子特性のより詳細な検討を行い、基本3端子素子としての基礎特性を把握する。(2)ゲート電極にRC直列回路を有するRC結合型強磁性単電子トランジスタを用いたメモリー素子を作製し、電荷と磁気(スピン)を記憶量とする新しいメモリー素子技術の研究開発を行う。繰越年度(平成19年度)では、前年度に明らかとなったNi系プレナー型強磁性トンネル接合における低温下での100%を越える磁気抵抗効果の発現現象を検討するため、接合の強磁性電極構造と磁化配列状態の関係をマイクロマグネティクスシミュレーションにより計算した。これより、プレナー型の強磁性トンネル接合では、安定な磁気抵抗特性の発現及び制御には最適な強磁性電極形状が存在することが明らかとなった。特に、反平行磁化配列状態の維持には電極形状のアスペクト比や電極の形成位置が重要であることが明らかとなった。更に、このプレナー型強磁性トンネル接合を用いて、強磁性単電子トランジスタの作製を行った。エレクトロマイグレーションを応用した簡便なナノデバイス作製プロセスを新たに開発し、Ni系容量結合型デバイスを作製した。デバイスサイズの精密な制御により、室温において非常に安定な素子動作特性を達成した。これより、強磁性単電子トランジスタの振る舞いに関する特徴的な知見を得ることが出来、今後の研究展開に向けての素子特性の着実な理解と電気的・磁気的特性の把握に成功した。
すべて 2007 2006 2005 2004
すべて 雑誌論文 (15件)
Jpn. J. Appl. Phys. 46
ページ: 6908-6910
40015642904
J. Phys. Conf. Ser. 61
ページ: 1066-1070
ページ: 1147-1151
J.Appl.Phys. (印刷中)
J.Magn.Magn.Mat. (印刷中)
J.Vac.Sci.& Technol. B23
ページ: 2390-2393
Adv.Eng.Mat. 7
ページ: 170-173
Jpn.J.Appl.Phys. 44
10014505822
Proc.SPIE (印刷中)
Jap.J.Appl.Phys. (印刷中)
Transactions of the Magnetics Society of Japan Vol.4,No.1
ページ: 28-33
J.Magn.Magn.Mat. 272-276P2
ページ: 1581-1583
IEEE Trans.Mag. 40
ページ: 2640-2642
Nanotechnology 15