• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

自律的に最小エネルギー動作を実現する集積回路設計技術

研究課題

研究課題/領域番号 16H01713
研究種目

基盤研究(A)

配分区分補助金
応募区分一般
研究分野 計算機システム
研究機関京都大学

研究代表者

小野寺 秀俊  京都大学, 情報学研究科, 教授 (80160927)

研究分担者 塩見 準  京都大学, 情報学研究科, 助教 (40809795)
石原 亨  名古屋大学, 情報学研究科, 教授 (30323471)
土谷 亮  京都大学, 情報学研究科, 助教 (20432411)
研究期間 (年度) 2016-04-01 – 2020-03-31
研究課題ステータス 完了 (2020年度)
配分額 *注記
41,470千円 (直接経費: 31,900千円、間接経費: 9,570千円)
2019年度: 10,530千円 (直接経費: 8,100千円、間接経費: 2,430千円)
2018年度: 8,190千円 (直接経費: 6,300千円、間接経費: 1,890千円)
2017年度: 8,190千円 (直接経費: 6,300千円、間接経費: 1,890千円)
2016年度: 14,560千円 (直接経費: 11,200千円、間接経費: 3,360千円)
キーワード最小エネルギー動作 / 低消費電力設計 / 低電圧動作 / 動的電圧制御 / 基板電圧制御 / 消費エネルギー最小化 / オンチップモニタ / 電子デバイス・機器 / 省エネルギー / ディペンダブル・コンピューティング / 低消費電力技術
研究成果の概要

必要とされる動作速度が与えられた場合に、トランジスタ特性や回路の動作環境を自己診断し、所定の動作速度を満足しつつ消費するエネルギーが最小となる電源電圧と閾値電圧を求める方法を開発した。試作した32bitプロセッサを用いた実測により、幅広い動作速度の要求や動作環境の変化に対して、最小エネルギー動作から5% 以内のエネルギー損失で回路を動作させることを確認した。また、P/Nウエル電圧を独立に制御可能なDLL型の基板電圧生成回路を開発し、最小エネルギー動作が自律的に達成できることを実チップで確認した。

研究成果の学術的意義や社会的意義

集積回路内のトランジスタは、加わる電圧により強反転状態と弱反転状態に大別される。従来、最小エネルギー動作を与える電源電圧としきい値電圧の値は、動作領域ごとに別々に求められてきた。本研究では、動作状態によらずに閉形式の形で求めることに成功した。これにより、動作電圧や環境が大きく変動する状況においても、集積回路が最小エネルギで動作するように電源電圧やしきい値電圧を連続して調節することが可能となった。本技術により、所定の動作速度を達成しつつ最小の消費エネルギーで回路を動作させる事が可能となった点に大きな社会的意義がある。

報告書

(5件)
  • 2020 研究成果報告書 ( PDF )
  • 2019 実績報告書
  • 2018 実績報告書
  • 2017 実績報告書
  • 2016 実績報告書
  • 研究成果

    (21件)

すべて 2021 2020 2019 2018 2017 2016

すべて 雑誌論文 (7件) (うち査読あり 7件、 オープンアクセス 7件) 学会発表 (14件) (うち国際学会 14件、 招待講演 1件)

  • [雑誌論文] A DLL-based Body Bias Generator with Independent P-well and N-well Biasing for Minimum Energy Operation2021

    • 著者名/発表者名
      Kentaro Nagai, Jun Shiomi, Hidetoshi Onodera
    • 雑誌名

      IEICE Trans. on Electronics,

      巻: Vol. E104

    • NAID

      130008095562

    • 関連する報告書
      2019 実績報告書
    • 査読あり / オープンアクセス
  • [雑誌論文] A Design Method of a Cell-Based Amplifier for Body Bias Generation2019

    • 著者名/発表者名
      KOYANAGI Takuya、SHIOMI Jun、ISHIHARA Tohru、ONODERA Hidetoshi
    • 雑誌名

      IEICE Transactions on Electronics

      巻: E102.C 号: 7 ページ: 565-572

    • DOI

      10.1587/transele.2018CTP0014

    • NAID

      130007671364

    • ISSN
      0916-8524, 1745-1353
    • 年月日
      2019-07-01
    • 関連する報告書
      2019 実績報告書
    • 査読あり / オープンアクセス
  • [雑誌論文] Circuit Techniques for Device-Circuit Interaction toward Minimum Energy Operation2019

    • 著者名/発表者名
      Islam A.K.M. Mahfuzul、Onodera Hidetoshi
    • 雑誌名

      IPSJ Transactions on System LSI Design Methodology

      巻: 12 号: 0 ページ: 2-12

    • DOI

      10.2197/ipsjtsldm.12.2

    • NAID

      130007603207

    • ISSN
      1882-6687
    • 関連する報告書
      2018 実績報告書
    • 査読あり / オープンアクセス
  • [雑誌論文] Minimum Energy Point Tracking with All-Digital On-Chip Sensors2018

    • 著者名/発表者名
      Shiomi Jun、Hokimoto Shu、Ishihara Tohru、Onodera Hidetoshi
    • 雑誌名

      Journal of Low Power Electronics

      巻: 14 号: 2 ページ: 227-235

    • DOI

      10.1166/jolpe.2018.1561

    • 関連する報告書
      2018 実績報告書
    • 査読あり / オープンアクセス
  • [雑誌論文] A temperature monitor circuit with small voltage sensitivity using a topology-reconfigurable ring oscillator2018

    • 著者名/発表者名
      Kishimoto Tadashi、Ishihara Tohru、Onodera Hidetoshi
    • 雑誌名

      Japanese Journal of Applied Physics

      巻: 57 号: 4S ページ: 04FF09-04FF09

    • DOI

      10.7567/jjap.57.04ff09

    • NAID

      210000148923

    • 関連する報告書
      2017 実績報告書
    • 査読あり / オープンアクセス
  • [雑誌論文] A Necessary and Sufficient Condition of Supply and Threshold Voltages in CMOS Circuits for Minimum Energy Point Operation2017

    • 著者名/発表者名
      Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
    • 雑誌名

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      巻: E100.A 号: 12 ページ: 2764-2775

    • DOI

      10.1587/transfun.E100.A.2764

    • NAID

      130006236534

    • ISSN
      0916-8508, 1745-1337
    • 関連する報告書
      2017 実績報告書
    • 査読あり / オープンアクセス
  • [雑誌論文] Area-Efficient Fully Digital Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing2017

    • 著者名/発表者名
      Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
    • 雑誌名

      Integration, the VLSI Journal

      巻: N/A ページ: 201-210

    • DOI

      10.1016/j.vlsi.2017.07.001

    • 関連する報告書
      2017 実績報告書
    • 査読あり / オープンアクセス
  • [学会発表] A DLL-based Body Bias Generator for Minimum Energy Operation with Independent P-well and N-well Bias2020

    • 著者名/発表者名
      Kentaro Nagai, Jun Shiomi and Hidetoshi Onodera
    • 学会等名
      2020 the 16th IEEE Asia Pacific Conference on Circuits and Systems (APCCAS)
    • 関連する報告書
      2019 実績報告書
    • 国際学会
  • [学会発表] Dynamic Supply and Threshold Voltage Scaling towards Runtime Energy Optimization over a Wide Operating Performance Region2020

    • 著者名/発表者名
      Shoya Sonoda, Jun Shiomi, Hidetoshi Onodera
    • 学会等名
      2020 IEEE International SOC Conference (SOCC)
    • 関連する報告書
      2019 実績報告書
    • 国際学会
  • [学会発表] Analysis of Random Telegraph Noise (RTN) at Near-Threshold Operation by Measuring 154k Ring Oscillators2019

    • 著者名/発表者名
      A.K.M. Mahfuzul Islam, Ryota Shimizu, Hidetoshi Onodera
    • 学会等名
      2019 IEEE International Reliability Physics Symposium (IRPS)
    • 関連する報告書
      2019 実績報告書
    • 国際学会
  • [学会発表] PVT^2: Process, Voltage, Temperature and Time-dependent Variability in Scaled CMOS Process2018

    • 著者名/発表者名
      A.K.M. Mahfuzul Islam and Hidetoshi Onodera
    • 学会等名
      IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN
    • 関連する報告書
      2018 実績報告書
    • 国際学会 / 招待講演
  • [学会発表] Independent N-well and P-well Biasing for Minimum Leakage Energy Operation2018

    • 著者名/発表者名
      Yosuke Okamura, Tohru Ishihara, Hidetoshi Onodera
    • 学会等名
      The International Symposium on On-Line Testing and Robust System Design
    • 関連する報告書
      2018 実績報告書
    • 国際学会
  • [学会発表] On-Chip Reconfigurable Monitor Circuit for Process Variation and Temperature Estimation2018

    • 著者名/発表者名
      Tadashi Kishimoto, Tohru Ishihara and Hidetoshi Onodera
    • 学会等名
      International Conference on Microelectronic Test Structures
    • 関連する報告書
      2017 実績報告書
    • 国際学会
  • [学会発表] Process Variation Aware D-Flip-Flop Design using Regression Analysis2018

    • 著者名/発表者名
      Shinichi Nishizawa, Hidetoshi Onodera
    • 学会等名
      International Symposium on Quality Electronic Design
    • 関連する報告書
      2017 実績報告書
    • 国際学会
  • [学会発表] A Statistical Modeling Methodology of RTN Gate Size Dependency Based on Skewed Ring Oscillators2017

    • 著者名/発表者名
      A.K.M. Mahfuzul Islam, Tatsuya Nakai, Hidetoshi Onodera
    • 学会等名
      2017 IEEE International Conference on Microelectronic Test Structures
    • 発表場所
      Grenoble(France)
    • 年月日
      2017-03-27
    • 関連する報告書
      2016 実績報告書
    • 国際学会
  • [学会発表] Effect of supply voltage on random telegraph noise of transistors under switching condition2017

    • 著者名/発表者名
      A.K.M. Mahfuzul Islam, Hidetoshi Onodera
    • 学会等名
      2017 27th International Symposium on Power and Timing Modeling, Optimization and Simulation (PATMOS)
    • 関連する報告書
      2017 実績報告書
    • 国際学会
  • [学会発表] A Temperature Monitor Circuit with Small Voltage Sensitivity using a Topology Reconfigurable Ring Oscillator2017

    • 著者名/発表者名
      Tadashi Kishimotoy, Tohru Ishiharay, and Hidetoshi Onodera
    • 学会等名
      2017 International Conference on Solid State Devices and Materials
    • 関連する報告書
      2017 実績報告書
    • 国際学会
  • [学会発表] On-Chip Temperature and Process Variation Sensing using a Reconfigurable Ring Oscillator2017

    • 著者名/発表者名
      Tadashi Kishimoto, Tohru Ishihara, and Hidetoshi Onodera
    • 学会等名
      2017 International Symposium on VLSI Design, Automation and Test
    • 関連する報告書
      2017 実績報告書
    • 国際学会
  • [学会発表] On-Chip Temperature Sensing using a Reconfigurable Ring Oscillator2016

    • 著者名/発表者名
      Tadashi Kishimoto, Hidetoshi Onodera
    • 学会等名
      The 20th Workshop on Synthesis And System Integration of Mixed Information technologies
    • 発表場所
      KRP(京都)
    • 年月日
      2016-10-24
    • 関連する報告書
      2016 実績報告書
    • 国際学会
  • [学会発表] A Processor Architecture Integrating Voltage Scalable On-Chip Memories for Individual Tracking of Minimum Energy Points in Logic and Memory2016

    • 著者名/発表者名
      Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
    • 学会等名
      The 20th Workshop on Synthesis And System Integration of Mixed Information technologies
    • 発表場所
      KRP(京都)
    • 年月日
      2016-10-24
    • 関連する報告書
      2016 実績報告書
    • 国際学会
  • [学会発表] Fully Digital On-Chip Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing2016

    • 著者名/発表者名
      Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
    • 学会等名
      International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS)
    • 発表場所
      Bremen(Germany)
    • 年月日
      2016-09-21
    • 関連する報告書
      2016 実績報告書
    • 国際学会

URL: 

公開日: 2016-04-21   更新日: 2022-01-27  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi