研究課題/領域番号 |
16K00083
|
研究種目 |
基盤研究(C)
|
配分区分 | 基金 |
応募区分 | 一般 |
研究分野 |
計算機システム
|
研究機関 | 高知工科大学 |
研究代表者 |
密山 幸男 高知工科大学, システム工学群, 准教授 (80346189)
|
研究期間 (年度) |
2016-04-01 – 2020-03-31
|
研究課題ステータス |
完了 (2019年度)
|
配分額 *注記 |
4,680千円 (直接経費: 3,600千円、間接経費: 1,080千円)
2018年度: 2,210千円 (直接経費: 1,700千円、間接経費: 510千円)
2017年度: 1,300千円 (直接経費: 1,000千円、間接経費: 300千円)
2016年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
|
キーワード | 再構成可能アーキテクチャ / 深層学習 / 積和演算 / アクセラレータ / 組込みシステム / 学習係数最適化 / 機械学習 / 組み込みシステム / 組込システム / IoT端末 / リコンフィギャラブルシステム |
研究成果の概要 |
深層学習エッジコンピューティングの高効率実行を可能にする再構成可能システムの実現を目指し、膨大な積和演算を効率良く実行することができる再構成可能アーキテクチャならびに、提案アーキテクチャに適した学習係数最適化手法を開発した。さらに、提案アーキテクチャのアプリケーション適用性を評価するため、市販のFPGAボードを用いた応用システムを構築した。ハードウェアアーキテクチャとソフトウェアアルゴリズムの両面から研究に取り組むことで、深層学習エッジコンピューティングを可能にする高効率組込みシステムの実現を目指した。
|
研究成果の学術的意義や社会的意義 |
これからのIoT社会において、IoTを構成するエッジデバイスの数とそこから得られるデータ量は爆発的に増加し、膨大なデータ転送と情報処理をサーバで行う計算モデルの限界が指摘されている。この問題を解決するため、本研究ではエッジデバイスからサーバへデータ送信する前に必要な処理を行う「エッジコンピューティング」の高効率化に取り組み、深層学習を利用したアプリケーションのリアルタイム実行を可能にする再構成可能アーキテクチャを提案した。提案アーキテクチャをFPGAの演算器ブロックやアクセラレータとして利用することで、高性能省電力なエッジコンピューティングを可能にする高効率プロセッサの実現に繋がると考える。
|