| 研究課題/領域番号 |
17300013
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機システム・ネットワーク
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
南谷 崇 東京大学, 先端科学技術研究センター, 教授 (80143684)
|
|---|
| 研究分担者 |
中村 宏 東京大学, 先端科学技術研究センター, 助教授 (20212102)
今井 雅 東京大学, 駒場オープンラボラトリー, 特任教員・特任助教授 (70323665)
近藤 正章 東京大学, 先端科学技術研究センター, 産学官連携研究員・特任助教授 (30376660)
|
|---|
| 研究期間 (年度) |
2005 – 2006
|
| 研究課題ステータス |
完了 (2006年度)
|
| 配分額 *注記 |
15,000千円 (直接経費: 15,000千円)
2006年度: 5,700千円 (直接経費: 5,700千円)
2005年度: 9,300千円 (直接経費: 9,300千円)
|
|---|
| キーワード | ヘテロタイミングVLSI / マルチプロセッサSoC / タスクスケジューリング / 低消費電力 / 遅延変動 / 非同期式システム / SDIモデル / 1-out-of-4符号 / ヘテロタイミング / VLSIシステム / 情報システム / ディペンダブルシステム |
|---|
| 研究概要 |
本研究では、高品質ヘテロタイミングVLSIアーキテクチャとして、マルチプロセッサSoCを想定し、その上で繰り返し処理からなるアプリケーションを実行する場合、パイプライン的に実行されるようにスケジューリングを行うことにより消費エネルギーを削減することが出来ることを示した。また、その最適解を求める手法として分枝限定法に基づくスケジューリングアルゴリズムを提案した。次に、従来提案されている各種インターコネクト回路方式の特性をシミュレーションにより評価して設計の指針となるデータを示した後、同期リピータ方式と非同期パイプライン方式を切り替え可能なバイモードチャネルを提案し、要求仕様に応じた動作を行うインターコネクト回路を実現した。
また、ヘテロタイミングVLSIの高品質部分システムとして、比例変動遅延モデルに基づき、異なる遅延変動特性を持つ遅延線を予め用意し、組み合わせ回路の遅延変動特性と近い変動特性を持つ遅延線を用いることで遅延変動に対するマージンが小さく、高速に動作させることが出来る回路の設計方式を提案した。次に、あらゆる遅延変動に耐性の高い設計方式である2線2相非同期式回路に関して、入力ビットが遷移しない場合には演算を免除することで消費エネルギーを削減する手法を提案した。さらに、2線2相と比べ、ビットの遷移数が半分であり、より低消費エネルギーとなる1-out-of-4符号に着目し、1-out-of-4符号を用いた低消費電力非同期式回路の設計技法を確立した。消費エネルギー、遅延、トランジスタ数の観点から同期式回路と比較を行い、本手法が有用であることを示すと共に、将来のプロセステクノロジーでは1-out-of-4符号を用いた回路が有効であることを示した。
|
